“闾锦”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果17个，建议您升级VIP下载更多相关专利

[发明专利]闪存颗粒的改进方法、闪存颗粒、存储器和电子设备-CN202111450966.1有效
发明人：朱德彬;闾锦;鲁超风;彭鑫 -专利权人：长江存储科技有限责任公司
申请日： 2021-11-30 - 公布日： 2023-07-25 - 主分类号： G06F3/06 文献下载
摘要：本申请提供了一种闪存颗粒的改进方法、闪存颗粒、存储器和电子设备，该方法包括：将至少一个预定空闪存块，也就是除闪存颗粒中分别位于最外侧的两个空闪存块之外的任意一个空闪存块的存储模式设置为SLC模式；将预定特定闪存块中存储的预定性能参数一一对应地转存至预定空闪存块中，将预定空闪存块，也就是闪存颗粒中的一个特定闪存块更新为特定闪存块，且使得预定特定闪存块更新为正常闪存块。本申请启用至少一个预定空闪存块，可以在相同的闪存颗粒大小下增加闪存块数量，从而有效的提高了存储密度，进而解决了现有技术中存储资源的浪费的问题。
闪存颗粒改进方法存储器电子设备

[发明专利]三维存储器及其制备方法-CN202010172216.1有效
发明人：闾锦;雷涛 -专利权人：长江存储科技有限责任公司
申请日： 2020-03-12 - 公布日： 2023-04-18 - 主分类号： H10B41/30 文献下载
摘要：本申请公开了一种三维存储器及其制备方法。三维存储器包括衬底，且衬底为N型掺杂半导体结构；位于衬底上的绝缘层；及位于绝缘层上的堆叠层，堆叠层内设有贯穿堆叠层与绝缘层的沟道孔，沟道孔内形成存储结构，存储结构沿沟道孔轴向设置，且与衬底电性连接；其中，堆叠层包括多层交替堆叠设置的栅极层及介质层，绝缘层的厚度大于一层栅极层与一层介质层的厚度之和。本申请提供的三维存储器在衬底与堆叠层之间设一层绝缘层，避免了衬底内的电子在热作用下扩散至堆叠层最底部的栅极层，从而保证三维存储器的性能。
三维存储器及其制备方法

[发明专利]三维存储器及其制备方法-CN202010172717.X有效
发明人：闾锦;雷涛 -专利权人：长江存储科技有限责任公司
申请日： 2020-03-12 - 公布日： 2023-04-11 - 主分类号： H10B41/30 文献下载
摘要：本申请公开了一种三维存储器及其制备方法。三维存储器包括衬底及位于衬底上的堆叠层，堆叠层设有贯穿堆叠层的若干沟道孔及若干栅极线狭缝，若干沟道孔与若干栅极线狭缝间隔设置，且若干栅极线狭缝将若干沟道孔分隔成多个间隔设置的区域；若干沟道孔内形成有存储结构，存储结构沿若干沟道孔轴向设置，且与衬底电性连接，若干栅极线狭缝内的填充结构与衬底绝缘连接。本申请提供的三维存储器避免了堆叠层与若干栅极线狭缝内填充结构的电性连接而导致漏电的情况，从而提高了三维存储器的良率及可靠性。
三维存储器及其制备方法

[发明专利]三维堆叠结构及制备方法-CN202010000450.6有效
发明人：闾锦;黄威 -专利权人：长江存储科技有限责任公司
申请日： 2020-01-02 - 公布日： 2023-01-13 - 主分类号： H01L21/8238 文献下载
摘要：本发明提供一种三维堆叠结构及制备方法，通过形成与贯穿阵列联结线的第一端相接触，且覆盖贯穿阵列联结线的第一端的绝缘层，使得在采用等离子体刻蚀形成贯穿基底联结线的沟槽时，产生的大量电荷会受到绝缘层的阻挡，从而避免对外围电路的可靠性所造成的影响。
三维堆叠结构制备方法

[发明专利]存储器件及其编程操作-CN202180000854.8有效
发明人：黄开谨;闾锦;刘刚 -专利权人：长江存储科技有限责任公司
申请日： 2021-03-22 - 公布日： 2022-11-04 - 主分类号： G11C16/12 文献下载
摘要：在某些方面，一种存储器件包括第一存储串，该第一存储串包括第一漏极、第一漏极选择栅(DSG)晶体管、第一存储单元、以及在第一漏极和第一DSG晶体管之间的第一漏极虚设晶体管。存储器件还包括耦合到第一漏极的第一位线、耦合到第一漏极虚设晶体管的第一漏极虚设线、耦合到第一DSG晶体管的第一DSG线、分别耦合到第一存储单元的多个字线、以及外围电路，该外围电路被配置为对耦合到所述字线中的选定字线的第一存储单元中的目标存储单元执行编程操作。为了执行编程操作，外围电路包括：位线驱动器，其耦合到第一位线并且被配置为施加第一位线电压以选择第一位线；以及字线驱动器，其耦合到第一漏极虚设线和第一DSG线，并且被配置为向第一DSG线施加DSG电压以接通第一DSG晶体管，并且向第一漏极虚设线施加漏极虚设线电压以接通第一漏极虚设晶体管。漏极虚设线电压大于DSG电压。
存储器件及其编程操作

[发明专利]三维堆叠结构及制备方法-CN202010000514.2有效
发明人：闾锦;黄威 -专利权人：长江存储科技有限责任公司
申请日： 2020-01-02 - 公布日： 2021-12-07 - 主分类号： H01L21/48 文献下载
摘要：本发明提供一种三维堆叠结构及制备方法，通过在P型基底中形成包括隔离区的深N型阱，且隔离区在P型基底的第一面上的投影可覆盖贯穿阵列联结线的第一端，从而可在贯穿阵列联结线的第一端上方的P型基底中形成PN结及NP结，使得在采用等离子体刻蚀形成贯穿基底联结线的沟槽时，产生的大量电荷受到PN结或NP结的阻挡，从而避免对外围电路的可靠性所造成的影响。
三维堆叠结构制备方法

[发明专利]三维存储器栅极叠层缺陷的测试方法及测试装置-CN201911380001.2有效
发明人：闾锦;黄开谨;刘刚 -专利权人：长江存储科技有限责任公司
申请日： 2019-12-27 - 公布日： 2021-09-14 - 主分类号： G11C29/00 文献下载
摘要：本发明提供一种三维存储器栅极叠层缺陷的测试方法及测试装置，属于半导体设计制造及测试领域，该测试方法包括步骤：提供三维存储器栅极叠层，栅极叠层具有沟道孔，沟道孔中具有存储器膜及多晶硅沟道，沟道孔至少具有一孔径自栅极叠层的顶部向底部减小的沟道部；以及在栅极叠层与多晶硅沟道之间施加多个应力电压，应力电压随沟道部孔径的减小而减小。本发明在对栅极叠层缺陷电应力筛选时，根据通道孔的实际形貌在栅极叠层与多晶硅沟道之间施加多个应力电压，应力电压随沟道孔孔径的减小而减小，使得尺寸大的存储区域相应的应力电压大，尺寸小的存储区域相应的应力电压小，从而实现各个存储层的应力电场基本一致。
三维存储器栅极缺陷测试方法装置

[发明专利]三维存储器件及其制作方法-CN202080000681.5有效
发明人：黄开谨;闾锦 -专利权人：长江存储科技有限责任公司
申请日： 2020-03-25 - 公布日： 2021-09-10 - 主分类号： H01L27/11556 文献下载
摘要：提供了一种三维(3D)存储器件，其包括衬底、交替堆叠层和沟道结构。交替堆叠层设置在衬底上，并且，交替堆叠层包括交替堆叠的多个导电层和多个气隙层。沟道结构设置在衬底上，并且垂直延伸穿过导电层和气隙层。交替堆叠层更一步地包括在气隙层和沟道结构之间的多个刻蚀停止块。
三维存储器件及其制作方法

[发明专利]3D NAND闪存的操作方法和3D NAND闪存-CN202080000661.8有效
发明人：黄开谨;闾锦;刘刚 -专利权人：长江存储科技有限责任公司
申请日： 2020-03-23 - 公布日： 2021-04-16 - 主分类号： G11C5/02 文献下载
摘要：一种用于具有多条位线的3D NAND闪存的操作方法，其中，多条位线包括多个层，该操作方法包括：将3D NAND闪存的多条位线的多个上层定义为多个上部选择栅极，并将3D NAND闪存的多条位线的顶层定义为顶部虚设层；以及在编程时，在所述多条位线的选择位线的第一顶部虚设层上施加第一电压，以导通所述多条位线的所述选择位线的所述第一顶部虚设层。
nand 闪存操作方法

[发明专利]编程脉冲的方法、装置、计算机可读存储介质和处理器-CN202110026497.4在审
发明人：黄开谨;张艳;闾锦 -专利权人：长江存储科技有限责任公司
申请日： 2021-01-08 - 公布日： 2021-04-09 - 主分类号： G11C16/12 文献下载
摘要：本申请提供了一种编程脉冲的方法、装置、计算机可读存储介质和处理器，该方法包括：形成第一阶跃式编程脉冲，第一阶跃式编程脉冲包括依次连续的第一脉冲、第二脉冲以及第三脉冲，第二脉冲的数量至少为一个，第一脉冲的峰值为第一峰值电压，第二脉冲的峰值为第二峰值电压，第三脉冲的峰值为第三峰值电压，第二峰值电压大于第一峰值电压且小于第三峰值电压，第一阶跃式编程脉冲用于对存储器的至少一页进行存储。该方法效地缓解了现有技术中脉冲电压由第一峰值电压直接上升到第三峰值电压，使SLC受到较强的电场应力冲击的现象，避免了较大的编程电压对SLC磨损性能的影响，保证了SLC的磨损性能较好。
编程脉冲方法装置计算机可读存储介质处理器

[发明专利]一种三维半导体存储器及其制备方法-CN201810762877.2有效
发明人：王恩博;闾锦;张易;杨号号;庞亮;张勇;陶谦;胡禺石;吕震宇 -专利权人：长江存储科技有限责任公司
申请日： 2018-07-12 - 公布日： 2020-10-09 - 主分类号： H01L27/11582 文献下载
摘要：本发明提供了一种三维半导体存储器，包括衬底、第一堆叠结构、位于第一堆叠结构上的第二堆叠结构、第一堆叠结构中的第一沟道孔；第二堆叠结构中对准第一沟道孔的第二通道孔；第一通道孔和该第二通道孔之间的中间导电部和阻挡层，该阻挡层位于该中间导电层的上方，该第一沟道孔中的第一沟道层穿过该中间阻挡层与该中间导电部接触，该第二沟道层与该中间导电部接触。本发明的三维半导体存储及其制备方法，通过使第二存储层与中间导电部相互隔离，避免沟道层与中间导电部组成曲折回路，保证中间导电部的反型，提高电子迁移率。所以本发明可以提高三维存储器的编程和擦写性能。
一种三维半导体存储器及其制备方法

[发明专利]三维存储器的控制方法及其控制装置和存储介质-CN202010202650.X在审
发明人：雷涛;殷波;刘刚;闾锦 -专利权人：长江存储科技有限责任公司
申请日： 2020-03-20 - 公布日： 2020-06-09 - 主分类号： G11C16/34 文献下载
摘要：本申请提供一种三维存储器的控制方法及其控制装置和存储介质。所述三维存储器包括：衬底；形成在所述衬底上的由绝缘层和栅极层交替堆叠形成的堆叠层；垂直穿透所述堆叠层的沟道结构；所述控制方法包括：获取所述三维存储器的当前温度值；若所述当前温度值大于预设温度值，则对所述三维存储器的栅极层施加电压。本申请的控制方法解决了三维存储器数据保持能力减弱，容易导致数据出现错误的问题。
三维存储器控制方法及其装置存储介质

[发明专利]用于形成三维存储器件的双堆栈沟道孔结构的方法-CN201880000837.2有效
发明人：陶谦;胡禺石;吕震宇;肖莉红;陈俊;戴晓望;闾锦;朱继锋;董金文;姚兰 -专利权人：长江存储科技有限责任公司
申请日： 2018-06-08 - 公布日： 2019-09-10 - 主分类号： H01L27/11582 文献下载
摘要：公开了一种用于形成3D存储器件的沟道孔结构的方法。所述方法包括：在衬底上形成第一交替电介质堆叠层和第一绝缘层；在穿透第一绝缘层和第一交替电介质堆叠层的第一沟道孔中形成第一沟道结构；在第一绝缘层中形成牺牲堆栈间插塞；在牺牲堆栈间插塞上形成第二交替电介质堆叠层；形成穿透第二交替电介质堆叠层并且暴露牺牲堆栈间插塞的部分的第二沟道孔；去除牺牲堆栈间插塞以形成腔；以及在所述腔中形成堆栈间沟道插塞，并在所述第二沟道孔中形成第二沟道结构，所述堆栈间沟道插塞接触所述第一沟道结构和所述第二沟道结构。
堆栈沟道电介质堆叠沟道结构绝缘层插塞孔结构穿透三维存储器件插塞接触存储器件衬底去除暴露

[发明专利]半导体器件及其制造方法-CN201810391047.3有效
发明人：金东浚;闾锦;吕震宇 -专利权人：长江存储科技有限责任公司
申请日： 2018-04-27 - 公布日： 2019-08-30 - 主分类号： H01L27/11529 文献下载
摘要：本发明涉及用于三维存储器的半导体器件及其制造方法，该半导体器件包括：第一基板；所述第一基板上方的一个或多个三维存储器阵列；所述三维存储器阵列上方的互联层；所述互联层上方的外围电路；所述外围电路上方的第二基板，其中，所述第一基板和所述第二基板中的至少一个是第一导电类型的基板，且未形成距基板表面达预定深度处的第二导电类型的掺杂阱，且所述第一基板和所述第二基板中的至少一个经减薄。具有上述结构的半导体器件不仅简化了制造工艺、而且节省了成本。
半导体器件第一基板第二基板三维存储器阵列外围电路互联层第一导电类型三维存储器导电类型基板表面制造工艺掺杂阱基板减薄制造

[发明专利]一种三维半导体存储器及其制备方法-CN201810764336.3在审
发明人：王恩博;杨号号;肖莉红;闾锦;张勇;陶谦;胡禺石;朱宏斌;吕震宇 -专利权人：长江存储科技有限责任公司
申请日： 2018-07-12 - 公布日： 2018-12-07 - 主分类号： H01L27/11582 文献下载
摘要：本发明提供了一种三维半导体存储器，包括：衬底、位于该衬底上的第一堆叠结构、位于该第一堆叠结构上的第二堆叠结构、垂直于该衬底的上表面的第一沟道孔、垂直于该衬底的上表面的第二沟道孔和中间导电部，该中间导电部位于该第一沟道孔和该第二沟道孔之间，与第一沟道孔中的第一沟道层、沟道孔中的第二沟道层都接触；还包括与该第二沟道孔对应的第二存储层，该第二存储层与该中间导电部隔离。本发明所提供的三维半导体存储及其制备方法，由于将第二存储层与中间导电部隔离，所以能够较好的避免沟道层与中间导电部之间形成曲折回路，使得中间导电部更容易被反型，从而电子迁移率更高。因此本发明可以提高三维存储器的编程和擦写性能。
沟道中间导电部衬底堆叠结构存储层沟道层三维半导体存储器上表面制备垂直隔离半导体存储电子迁移率三维存储器导电部位曲折回路擦写反型编程三维

1
2
下一页»
尾页
共 17 条