“黄开谨”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果8个，建议您升级VIP下载更多相关专利

[发明专利]用于NAND存储操作的架构和方法-CN202180000245.2在审
发明人： 黄开谨 -专利权人：长江存储科技有限责任公司
申请日： 2021-01-08 - 公布日： 2023-01-31 - 主分类号： G11C16/14 文献下载
摘要：在用于擦除包括存储单元的存储器件的方法中，基于第一擦除电压对存储单元中的选定的存储单元执行第一擦除操作。基于第一擦除验证电压对选定的存储单元执行第一验证操作。在选定的存储单元通过第一验证操作之后，随后基于第二验证电压对选定的存储单元执行第二验证操作。此外，在选定的存储单元未通过第二验证操作之后，基于第二擦除电压对选定的存储单元执行第二擦除操作。
用于 nand 存储操作架构方法

[发明专利]存储器件及其编程操作-CN202180000854.8有效
发明人： 黄开谨;闾锦;刘刚 -专利权人：长江存储科技有限责任公司
申请日： 2021-03-22 - 公布日： 2022-11-04 - 主分类号： G11C16/12 文献下载
摘要：在某些方面，一种存储器件包括第一存储串，该第一存储串包括第一漏极、第一漏极选择栅(DSG)晶体管、第一存储单元、以及在第一漏极和第一DSG晶体管之间的第一漏极虚设晶体管。存储器件还包括耦合到第一漏极的第一位线、耦合到第一漏极虚设晶体管的第一漏极虚设线、耦合到第一DSG晶体管的第一DSG线、分别耦合到第一存储单元的多个字线、以及外围电路，该外围电路被配置为对耦合到所述字线中的选定字线的第一存储单元中的目标存储单元执行编程操作。为了执行编程操作，外围电路包括：位线驱动器，其耦合到第一位线并且被配置为施加第一位线电压以选择第一位线；以及字线驱动器，其耦合到第一漏极虚设线和第一DSG线，并且被配置为向第一DSG线施加DSG电压以接通第一DSG晶体管，并且向第一漏极虚设线施加漏极虚设线电压以接通第一漏极虚设晶体管。漏极虚设线电压大于DSG电压。
存储器件及其编程操作

[发明专利]半导体器件及其测试方法和制备方法以及存储系统-CN202210621163.6在审
发明人： 黄开谨 -专利权人：长江存储科技有限责任公司
申请日： 2022-06-01 - 公布日： 2022-09-06 - 主分类号： H01L23/544 文献下载
摘要：本发明提供了一种半导体器件及其测试方法和制备方法以及存储系统，其中，半导体器件至少包括第一半导体结构和第二半导体结构，其中，第一半导体结构和第二半导体结构之间具有键合界面，半导体器件还包括多条链结构，多条链结构至少包括第一链结构和第二链结构，第一链结构和第二链结构各独立设置于第一半导体结构和第二半导体结构内，且各穿过键合界面，本发明通过在半导体器件中设置穿过键合界面且相互独立的第一链结构和第二链结构，可以检测出半导体器件的键合界面是否有断路以及是否有短路的情况，提高了对半导体器件进行电学测量的全面性。
半导体器件及其测试方法制备以及存储系统

[发明专利]数据擦除方法、存储器及存储器系统-CN202111640982.7在审
发明人： 黄开谨 -专利权人：长江存储科技有限责任公司
申请日： 2021-12-29 - 公布日： 2022-04-08 - 主分类号： G06F3/06 文献下载
摘要：本申请提供一种数据擦除方法、存储器及存储器系统，该数据擦除方法包括：对选定存储块进行N‑1次擦除操作，其中，该N为预设次数，该N‑1次擦除操作的擦除脉冲以预设擦除脉冲为基础，随着擦除次数增加而每次增加预设脉冲增量；根据预设验证脉冲、该预设脉冲增量、针对第N‑1次擦除操作进行擦除验证的当前验证次数，确定目标验证脉冲，并以该目标验证脉冲进行针对第N‑1次擦除操作的擦除验证；当该擦除验证成功时，根据当前验证次数、该预设脉冲增量和该第N‑1次擦除操作的擦除脉冲，对该选定存储块进行第N次擦除操作，从而能保证擦除速度，提高器件擦除性能的稳定性。
数据擦除方法存储器系统

[发明专利]三维存储器栅极叠层缺陷的测试方法及测试装置-CN201911380001.2有效
发明人：闾锦;黄开谨;刘刚 -专利权人：长江存储科技有限责任公司
申请日： 2019-12-27 - 公布日： 2021-09-14 - 主分类号： G11C29/00 文献下载
摘要：本发明提供一种三维存储器栅极叠层缺陷的测试方法及测试装置，属于半导体设计制造及测试领域，该测试方法包括步骤：提供三维存储器栅极叠层，栅极叠层具有沟道孔，沟道孔中具有存储器膜及多晶硅沟道，沟道孔至少具有一孔径自栅极叠层的顶部向底部减小的沟道部；以及在栅极叠层与多晶硅沟道之间施加多个应力电压，应力电压随沟道部孔径的减小而减小。本发明在对栅极叠层缺陷电应力筛选时，根据通道孔的实际形貌在栅极叠层与多晶硅沟道之间施加多个应力电压，应力电压随沟道孔孔径的减小而减小，使得尺寸大的存储区域相应的应力电压大，尺寸小的存储区域相应的应力电压小，从而实现各个存储层的应力电场基本一致。
三维存储器栅极缺陷测试方法装置

[发明专利]三维存储器件及其制作方法-CN202080000681.5有效
发明人： 黄开谨;闾锦 -专利权人：长江存储科技有限责任公司
申请日： 2020-03-25 - 公布日： 2021-09-10 - 主分类号： H01L27/11556 文献下载
摘要：提供了一种三维(3D)存储器件，其包括衬底、交替堆叠层和沟道结构。交替堆叠层设置在衬底上，并且，交替堆叠层包括交替堆叠的多个导电层和多个气隙层。沟道结构设置在衬底上，并且垂直延伸穿过导电层和气隙层。交替堆叠层更一步地包括在气隙层和沟道结构之间的多个刻蚀停止块。
三维存储器件及其制作方法

[发明专利]3D NAND闪存的操作方法和3D NAND闪存-CN202080000661.8有效
发明人： 黄开谨;闾锦;刘刚 -专利权人：长江存储科技有限责任公司
申请日： 2020-03-23 - 公布日： 2021-04-16 - 主分类号： G11C5/02 文献下载
摘要：一种用于具有多条位线的3D NAND闪存的操作方法，其中，多条位线包括多个层，该操作方法包括：将3D NAND闪存的多条位线的多个上层定义为多个上部选择栅极，并将3D NAND闪存的多条位线的顶层定义为顶部虚设层；以及在编程时，在所述多条位线的选择位线的第一顶部虚设层上施加第一电压，以导通所述多条位线的所述选择位线的所述第一顶部虚设层。
nand 闪存操作方法

[发明专利]编程脉冲的方法、装置、计算机可读存储介质和处理器-CN202110026497.4在审
发明人： 黄开谨;张艳;闾锦 -专利权人：长江存储科技有限责任公司
申请日： 2021-01-08 - 公布日： 2021-04-09 - 主分类号： G11C16/12 文献下载
摘要：本申请提供了一种编程脉冲的方法、装置、计算机可读存储介质和处理器，该方法包括：形成第一阶跃式编程脉冲，第一阶跃式编程脉冲包括依次连续的第一脉冲、第二脉冲以及第三脉冲，第二脉冲的数量至少为一个，第一脉冲的峰值为第一峰值电压，第二脉冲的峰值为第二峰值电压，第三脉冲的峰值为第三峰值电压，第二峰值电压大于第一峰值电压且小于第三峰值电压，第一阶跃式编程脉冲用于对存储器的至少一页进行存储。该方法效地缓解了现有技术中脉冲电压由第一峰值电压直接上升到第三峰值电压，使SLC受到较强的电场应力冲击的现象，避免了较大的编程电压对SLC磨损性能的影响，保证了SLC的磨损性能较好。
编程脉冲方法装置计算机可读存储介质处理器

1
共 8 条