“电介质堆叠”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1130319个，建议您升级VIP下载更多相关专利

[发明专利]形成半导体器件的方法-CN201910253134.7有效
发明人：张书维;蔡雅怡;陈嘉仁;魏安祺;古淑瑗 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-03-29 - 公布日： 2022-10-04 - 主分类号： H01L21/28 文献下载
摘要：一种形成半导体器件的方法包括：刻蚀栅极堆叠以形成延伸到栅极堆叠中的沟槽；在栅极堆叠的侧壁上形成电介质层，并且侧壁暴露于沟槽；以及刻蚀电介质层以移除沟槽的底部的电介质层的第一部分。在刻蚀电介质层之后，栅极堆叠的侧壁上的电介质层的第二部分保留。在移除电介质层的第一部分之后，移除电介质层的第二部分以露出栅极堆叠的侧壁。用电介质区域填充沟槽以形成电介质区域，其中，电介质区域接触栅极堆叠的侧壁。
形成半导体器件方法

[发明专利]用于三维存储器的接触结构-CN202110754836.0在审
发明人：孙中旺;张中;周文犀;刘磊;夏志良 -专利权人：长江存储科技有限责任公司
申请日： 2020-03-13 - 公布日： 2021-10-29 - 主分类号： H01L21/768 文献下载
摘要：所述制作方法包括在衬底上布置交替的电介质堆叠，其中，所述交替的电介质堆叠具有在彼此顶部交替地堆叠的第一电介质层和第二电介质层。接下来，可以在交替的电介质堆叠中形成多个接触开口，以便可以在所述多个接触开口中的至少一个接触开口内部露出电介质层对。所述方法还包括：通过利用导电层代替第二电介质层来形成具有交替的导电层和电介质层的膜堆叠；以及形成接触结构，以接触在具有交替的导电层和电介质层的膜堆叠中的导电层。
用于三维存储器接触结构

[发明专利]用于三维存储器的接触结构-CN202080000523.X有效
发明人：孙中旺;张中;周文犀;刘磊;夏志良 -专利权人：长江存储科技有限责任公司
申请日： 2020-03-13 - 公布日： 2021-06-08 - 主分类号： H01L21/768 文献下载
摘要：所述制作方法包括在衬底上布置交替的电介质堆叠，其中，所述交替的电介质堆叠具有在彼此顶部交替地堆叠的第一电介质层和第二电介质层。接下来，可以在交替的电介质堆叠中形成多个接触开口，以便可以在所述多个接触开口中的至少一个接触开口内部露出电介质层对。所述方法还包括：通过利用导电层代替第二电介质层来形成具有交替的导电层和电介质层的膜堆叠；以及形成接触结构，以接触在具有交替的导电层和电介质层的膜堆叠中的导电层。
用于三维存储器接触结构

[发明专利]制造半导体器件的方法-CN202110478868.2在审
发明人：周沛瑜;李资良 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-04-29 - 公布日： 2022-05-20 - 主分类号： H01L21/8234 文献下载
摘要：一种方法，包括：在半导体鳍上形成虚设栅极堆叠，在虚设栅极堆叠的侧壁上形成栅极间隔件，形成第一层间电介质，其中，栅极间隔件和虚设栅极堆叠位于第一层间电介质中，去除虚设栅极堆叠以在栅极间隔件之间形成沟槽，在沟槽中形成替换栅极堆叠，以及沉积电介质帽盖层。电介质帽盖层的底表面接触替换栅极堆叠的第一顶表面和第一层间电介质的第二顶表面。在电介质帽盖层之上沉积第二层间电介质。形成延伸到第二层间电介质、电介质帽盖层和第一层间电介质中的源极/漏极接触插塞。
制造半导体器件方法

[发明专利]围绕TSV的虚设堆叠结构及其形成方法-CN202210173983.3在审
发明人：张敏妮;邹昀晋;巫清景;陈秀帆;王明义 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-02-24 - 公布日： 2022-11-08 - 主分类号： H01L21/768 文献下载
摘要：本公开涉及围绕TSV的虚设堆叠结构及其形成方法。一种方法包括：在半导体衬底之上形成多个低k电介质层；形成延伸到所述多个低k电介质层中的至少一个低k电介质层的第一多个虚设堆叠结构；在所述多个低k电介质层之上形成多个非低k电介质层；以及形成延伸到所述多个非低k电介质层中的第二多个虚设堆叠结构。所述第二多个虚设堆叠结构位于所述第一多个虚设堆叠结构中对应的虚设堆叠结构之上，并连接到所述对应的虚设堆叠结构。所述方法还包括蚀刻所述多个非低k电介质层、所述多个低k电介质层和所述半导体衬底以形成过孔开口。所述过孔开口被所述第一多个虚设堆叠结构和所述第二多个虚设堆叠结构包围。然后填充所述过孔开口以形成穿孔。
围绕 tsv 虚设堆叠结构及其形成方法

[发明专利]三维存储器件及其制造方法-CN201880002790.3有效
发明人：肖莉红;霍宗亮 -专利权人：长江存储科技有限责任公司
申请日： 2018-12-07 - 公布日： 2019-10-01 - 主分类号： H01L27/11548 文献下载
摘要：所述方法包含：在衬底中形成多个混合浅沟槽隔离结构；在所述衬底上形成交替电介质堆叠体，所述交替电介质堆叠体包括多个电介质层对，所述多个电介质层对中的每一个均包含第一电介质层和与所述第一电介质层不同的第二电介质层；在所述交替电介质堆叠体中形成多个沟道结构；形成缝隙，所述缝隙垂直穿过所述交替电介质堆叠体并在水平方向上延伸，以划分所述多个沟道结构并暴露一行所述混合浅沟槽隔离结构；经所述缝隙以多个栅极结构替代所述交替电介质堆叠体中的所述第二电介质层
电介质层电介质堆叠浅沟槽隔离结构多个阵列沟道结构共源极衬底三维存储器件垂直穿过存储器件栅极结构电接触间隔墙填充暴露替代延伸制造

[发明专利]具有贯穿阵列触点的三维存储器件及其形成方法-CN201880001694.7有效
发明人：郭美澜;胡禺石;夏季;朱宏斌 -专利权人：长江存储科技有限责任公司
申请日： 2018-08-21 - 公布日： 2019-11-08 - 主分类号： H01L27/1157 文献下载
摘要：在衬底上形成包括多个电介质/牺牲层对的电介质堆叠层。形成垂直延伸穿过电介质堆叠层的沟道结构。形成垂直延伸穿过电介质堆叠层的第一开口。间隔层形成在第一开口的侧壁上。通过在第一开口中沉积与间隔层接触的导体层来形成垂直延伸穿过电介质堆叠层的TAC。在形成TAC之后形成垂直延伸穿过电介质堆叠层的缝隙。通过用多个导体层穿过缝隙替换电介质/牺牲层对中的牺牲层，在衬底上形成包括多个导体/电介质层对的存储堆叠层。
电介质堆叠穿过牺牲层电介质开口存储器件导体层间隔层衬底触点三维存储器件导体电介质层沟道结构堆叠层贯穿侧壁沉积三维替换存储

[发明专利]利用自然氧化层形成具有沟道结构的三维存储器件的方法-CN201880001999.8有效
发明人：王启光;靳磊;刘红涛 -专利权人：长江存储科技有限责任公司
申请日： 2018-10-08 - 公布日： 2020-04-28 - 主分类号： H01L27/11578 文献下载
摘要：在衬底上形成电介质堆叠层。衬底上的电介质堆叠层包括交错的第一电介质层和第二电介质层。形成垂直延伸穿过电介质堆叠层的开口。沿着开口的侧壁形成自然氧化层。自然氧化层包括至少一些第一电介质层的自然氧化物。通过用导体层替换电介质堆叠层中的第一电介质层，形成包括交错的导体层和第二电介质层的存储堆叠层。
利用自然氧化形成具有沟道结构三维存储器件方法

[发明专利]利用自然氧化层形成具有沟道结构的三维存储器件的方法-CN202010174466.9有效
发明人：王启光;靳磊;刘红涛 -专利权人：长江存储科技有限责任公司
申请日： 2018-10-08 - 公布日： 2021-08-27 - 主分类号： H01L27/11578 文献下载
摘要：在衬底上形成电介质堆叠层。衬底上的电介质堆叠层包括交错的第一电介质层和第二电介质层。形成垂直延伸穿过电介质堆叠层的开口。沿着开口的侧壁形成自然氧化层。自然氧化层包括至少一些第一电介质层的自然氧化物。通过用导体层替换电介质堆叠层中的第一电介质层，形成包括交错的导体层和第二电介质层的存储堆叠层。
利用自然氧化形成具有沟道结构三维存储器件方法

[发明专利]切割金属栅极的方法、半导体器件及其形成方法-CN201810917483.X有效
发明人：彭辞修;杨凯杰;林志昌;蔡腾群;吴伟豪 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-08-13 - 公布日： 2023-08-04 - 主分类号： H01L21/8238 文献下载
摘要：一种形成半导体器件的方法包括形成栅极堆叠件，其中，栅极堆叠件包括栅极电介质和位于栅极电介质上方的金属栅电极。在栅极堆叠件的相对侧上形成层间电介质。平坦化栅极堆叠件和层间电介质。该方法还包括在栅极堆叠件上形成抑制膜，其中，暴露层间电介质的至少部分；在层间电介质上选择性地沉积介电硬掩模，其中，抑制膜防止在其上形成介电硬掩模；并且进行蚀刻以去除栅极堆叠件的部分，其中，介电硬掩模用作相应的蚀刻掩模的部分
切割金属栅极方法半导体器件及其形成

[发明专利]使用CMOS工艺流程制造电荷捕获栅极堆叠的方法-CN201580007699.7在审
发明人：克里希纳斯瓦米·库马尔;施慧美 -专利权人：赛普拉斯半导体公司
申请日： 2015-03-23 - 公布日： 2016-10-26 - 主分类号： H01L29/423 文献下载
摘要：一般地，该方法包括：在基底的表面上形成电介质堆叠，该电介质堆叠包括隧穿电介质和上覆于隧穿电介质的电荷捕获层；在电介质堆叠之上沉积包括氧化物的第一盖层；在第一盖层之上形成包括氮化物的第二盖层；图案化第一盖层和第二盖层以及电介质堆叠以形成存储器件的栅极堆叠
使用 cmos 工艺流程制造电荷捕获栅极堆叠方法

[发明专利]三维存储器件及其制造方法-CN202180003247.7在审
发明人：张坤;周文犀;夏志良;霍宗亮 -专利权人：长江存储科技有限责任公司
申请日： 2021-08-30 - 公布日： 2022-01-04 - 主分类号： H01L27/11582 文献下载
摘要：所公开的3D存储器件可以包括在衬底上的交替导电/电介质堆叠层，在交替导电/电介质堆叠层中的多个沟道结构，以及在交替导电/电介质堆叠层中的多个栅极线缝隙(GLS)结构。每个GLS可以结构包括穿透交替导电/电介质堆叠层的多个第一类型的GLS部分，以及在交替导电/电介质堆叠层的上部部分中的多个第二类型的GLS部分。
三维存储器件及其制造方法

[发明专利]半导体器件-CN202310146737.3在审
发明人：朴正敏;林汉镇;丁炯硕 -专利权人：三星电子株式会社
申请日： 2023-02-09 - 公布日： 2023-09-12 - 主分类号： H10N97/00 文献下载
摘要：电容器结构包括在第一方向上堆叠的底部电极、电介质层和顶部电极。电介质层包括第一电介质层、在第一方向上堆叠在第一电介质层上的第二电介质层、以及提供在第一电介质层中的第一杂质。第一电介质层包括铁电材料，第二电介质层包括反铁电材料。
半导体器件

[发明专利]具有共用金属栅极并且具有带有偶极子层的栅极电介质的环绕栅集成电路结构的制造-CN202110966041.6在审
发明人： D·S·拉夫里克;D·M·克鲁姆;O·戈隆茨卡;T·加尼 -专利权人：英特尔公司
申请日： 2021-08-23 - 公布日： 2022-03-29 - 主分类号： H01L27/092 文献下载
摘要：描述了具有共用金属栅极并且具有带有偶极子层的栅极电介质的环绕栅集成电路结构。例如，集成电路结构包括水平纳米线的第一垂直布置和水平纳米线的第二垂直布置。第一栅极堆叠体在所述水平纳米线的第一垂直布置之上，所述第一栅极堆叠体是在第一栅极电介质上具有P型导电层的PMOS栅极堆叠体，所述第一栅极电介质包括在第一偶极子材料层上的高k电介质层。第二栅极堆叠体在所述水平纳米线的第二垂直布置之上，所述第二栅极堆叠体是在第二栅极电介质上具有所述P型导电层的NMOS栅极堆叠体，所述第二栅极电介质包括在第二偶极子材料层上的所述高k电介质层。
具有共用金属栅极并且带有偶极子电介质环绕集成电路结构制造

[发明专利]堆叠式存储器阵列及其形成方法-CN201980067484.2有效
发明人： P·泰萨里欧;福济义明 -专利权人：美光科技公司
申请日： 2019-10-15 - 公布日： 2022-09-30 - 主分类号： H01L27/11582 文献下载
摘要：在形成堆叠式存储器阵列的实例中，形成交替的第一及第二电介质的堆叠。穿过所述堆叠形成电介质延伸部，使得所述电介质延伸部的第一部分在所述堆叠的第二区域中的第一组半导体结构与第二组半导体结构之间的所述堆叠的第一区域中，并且所述电介质延伸部的第二部分延伸到不包含所述第一及第二半导体结构的所述堆叠的第三区域中穿过所述第一区域形成开口，同时所述电介质延伸部将所述第三区域中的所述交替的第一及第二电介质耦合到所述第二区域中的所述交替的第一及第二电介质。
堆叠存储器阵列及其形成方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条