“久松亨”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果30个，建议您升级VIP下载更多相关专利

[发明专利]等离子体处理装置-CN202310861258.X在审
发明人：中谷理子;久松亨;石川慎也;熊仓翔;本田昌伸;木原嘉英 -专利权人：东京毅力科创株式会社
申请日： 2019-07-23 - 公布日： 2023-10-03 - 主分类号： C23C16/455 文献下载
摘要：本发明提供一种等离子体处理装置，实现形成在衬底上的图案的精密的尺寸控制。等离子体处理装置执行的等离子体处理方法包括第一步骤和第二步骤。在第一步骤中，等离子体处理装置在处理对象所具有的开口部的侧壁上，形成厚度因相对的成对侧壁彼此的间隔而不同的第一膜。在第二步骤中，等离子体处理装置在第一步骤后实施1次以上的成膜循环，形成厚度因相对的成对侧壁彼此的间隔而不同的第二膜。
等离子体处理装置

[发明专利]等离子体处理方法和等离子体处理装置-CN201910665735.9有效
发明人：中谷理子;久松亨;石川慎也;熊仓翔;本田昌伸;木原嘉英 -专利权人：东京毅力科创株式会社
申请日： 2019-07-23 - 公布日： 2023-08-01 - 主分类号： C23C16/455 文献下载
摘要：本发明提供一种等离子体处理方法，实现形成在衬底上的图案的精密的尺寸控制。等离子体处理装置执行的等离子体处理方法包括第一步骤和第二步骤。在第一步骤中，等离子体处理装置在处理对象所具有的开口部的侧壁上，形成厚度因相对的成对侧壁彼此的间隔而不同的第一膜。在第二步骤中，等离子体处理装置在第一步骤后实施1次以上的成膜循环，形成厚度因相对的成对侧壁彼此的间隔而不同的第二膜。
等离子体处理方法装置

[发明专利]处理基板的方法-CN201811565044.3有效
发明人：田端雅弘;久松亨;熊仓翔;浅子竜一;石川慎也;本田昌伸 -专利权人：东京毅力科创株式会社
申请日： 2018-12-20 - 公布日： 2023-07-14 - 主分类号： H01L21/311 文献下载
摘要：[课题]提供处理基板的方法。[解决方案]一实施方式中，提供处理基板的方法。基板具有被蚀刻区域和图案化的区域。图案化的区域设置于被蚀刻区域上。方法中，在基板的表面上形成有机膜。接着，通过处理气体的等离子体，对被蚀刻区域进行蚀刻。有机膜的形成是在腔室内的处理空间中配置有基板的状态下执行。有机膜的形成中，向基板供给包含第1有机化合物的第1气体，接着，向基板供给包含第2有机化合物的第2气体。通过第1有机化合物与第2有机化合物的聚合而生成构成有机膜的有机化合物。
处理方法

[发明专利]处理被处理体的方法-CN201810971378.4有效
发明人：田端雅弘;久松亨;木原嘉英 -专利权人：东京毅力科创株式会社
申请日： 2018-08-24 - 公布日： 2023-07-07 - 主分类号： H01L21/033 文献下载
摘要：本发明提供处理被处理体的方法，在被处理体上形成图案时，为了实现高度集成化所需的细微化，高精度地抑制最小线宽的偏差。本发明的一个实施方式的处理被处理体的方法，在被处理体的表面设有多个孔。该方法包括第一流程，该第一流程包括在孔的内表面形成膜的第一工序和各向同性地对膜进行蚀刻的第二工序。第一工序包括使用等离子体CVD法的成膜处理，膜含有硅。
处理方法

[发明专利]对被处理物进行处理的方法-CN201780020009.0有效
发明人：木原嘉英;久松亨 -专利权人：东京毅力科创株式会社
申请日： 2017-03-27 - 公布日： 2023-06-30 - 主分类号： H01L21/3065 文献下载
摘要：一实施方式中晶片(W)具备被蚀刻层(EL)和设置在被蚀刻层(EL)上的掩膜(MK4)，一实施方式的方法(MT)通过重复执行序列(SQ3)，并对每个原子层除去被蚀刻层(EL)来对被蚀刻层(EL)进行蚀刻，该序列(SQ3)包括：工序(ST9a)，通过产生等离子体并对平行平板电极的上部电极(30)施加直流电压来照射二次电子、并且用氧化硅化合物覆盖掩膜(MK4)；工序(ST9b)，生成氟碳系气体的等离子体并在被蚀刻层(EL)的表面的原子层形成含有自由基的混合层(MX2)；及(ST9d)，生成Ar气体的等离子体并施加偏置电压来除去混合层(MX2)。
处理进行方法

[发明专利]对被处理物进行处理的方法-CN201780020010.3有效
发明人：木原嘉英;久松亨;大石智之 -专利权人：东京毅力科创株式会社
申请日： 2017-03-27 - 公布日： 2023-06-30 - 主分类号： H01L21/3065 文献下载
摘要：一实施方式中，晶片(W)具备被蚀刻层(EL)、有机膜(OL)、防反射膜(AL)及掩膜(MK1)，一实施方式的方法MT具备如下工序：在收容有该晶片(W)的等离子体处理装置(10)的处理容器(12)内，通过在处理容器(12)内产生的等离子体并使用掩膜(MK1)对防反射膜(AL)进行蚀刻处理，该工序具备：在掩膜(MK1)的表面保形地形成保护膜(SX)的工序(ST3a)～工序(ST4)；及通过使用形成有保护膜(SX)的掩膜(MK1)按原子层去除防反射膜(AL)而对防反射膜(AL)进行蚀刻的工序(ST6a)～工序(ST7)。
处理进行方法

[发明专利]处理被处理体的方法-CN201780068805.1有效
发明人：田端雅弘;久松亨;木原嘉英;本田昌伸 -专利权人：东京毅力科创株式会社
申请日： 2017-11-02 - 公布日： 2023-06-23 - 主分类号： H01L21/3065 文献下载
摘要：一实施方式是一种处理被处理体的方法，该被处理体包括：含有硅氧化物的被蚀刻层、设置于被蚀刻层上的掩模和设置于掩模的使被蚀刻层露出的槽，在该方法中反复执行如下流程：生成含氮的第一处理气体的等离子体以在被蚀刻层的露出面的原子层形成包含该等离子体所含离子的混合层，生成含氟的第二处理气体的等离子体以利用该等离子体所含的自由基除去混合层，从而按原子层除去被蚀刻层，由此对被蚀刻层进行蚀刻。第二处理气体的等离子体包含自由基，该自由基能够除去含有硅氮化物的混合层。
处理方法

[发明专利]处理被处理体的方法-CN202310384766.3在审
发明人：木原嘉英;久松亨;田端雅弘 -专利权人：东京毅力科创株式会社
申请日： 2018-04-18 - 公布日： 2023-06-06 - 主分类号： H01L21/311 文献下载
摘要：本发明提供一种在被处理体有区域选择性地控制性良好地成膜的技术。一实施方式的方法包括在收纳有被处理体的处理容器内生成第1气体的等离子体，经被处理体的开口对被处理体的被蚀刻层各向异性地进行蚀刻的步骤，在该步骤之后还包括反复实施包括下述步骤的流程在开口的内侧的表面形成膜的步骤，流程包括：向处理容器内供给第2气体的第1步骤；对处理容器内的空间进行吹扫的第2步骤；在处理容器内生成包含氧原子的第3气体的等离子体的第3步骤；对处理容器内的空间进行吹扫的第4步骤，第1气体包含碳原子和氟原子，第2气体包含氨基硅烷类气体，被蚀刻层是含有硅的亲水性的绝缘层，第1步骤不生成第1气体的等离子体。
处理方法

[发明专利]处理被处理体的方法-CN201810349214.8有效
发明人：木原嘉英;久松亨;田端雅弘 -专利权人：东京毅力科创株式会社
申请日： 2018-04-18 - 公布日： 2023-04-28 - 主分类号： H01L21/306 文献下载
摘要：本发明提供一种在被处理体有区域选择性地控制性良好地成膜的技术。一实施方式的方法包括在收纳有被处理体的处理容器内生成第1气体的等离子体，经被处理体的开口对被处理体的被蚀刻层各向异性地进行蚀刻的步骤，在该步骤之后还包括反复实施包括下述步骤的流程在开口的内侧的表面形成膜的步骤，流程包括：向处理容器内供给第2气体的第1步骤；对处理容器内的空间进行吹扫的第2步骤；在处理容器内生成包含氧原子的第3气体的等离子体的第3步骤；对处理容器内的空间进行吹扫的第4步骤，第1气体包含碳原子和氟原子，第2气体包含氨基硅烷类气体，被蚀刻层是含有硅的亲水性的绝缘层，第1步骤不生成第1气体的等离子体。
处理方法

[发明专利]基片处理系统、基片处理方法和基片处理装置-CN202211606830.X在审
发明人：木原嘉英;久松亨;本田昌伸 -专利权人：东京毅力科创株式会社
申请日： 2017-05-22 - 公布日： 2023-04-11 - 主分类号： H01L21/3065 文献下载
摘要：本发明提供基片处理系统、基片处理方法和基片处理装置。基片处理系统的各部分执行：步骤a，利用光学观察装置，对于具有被处理层和形成在被处理层的图案的基片，按照多个区域的每一区域测定图案的槽宽度；步骤b，按照多个区域的每一区域计算图案的槽宽度与基准值的差值；步骤c，基于被处理层的温度与在被处理层上的图案沉积的膜的膜厚的对应，使用与按照多个区域的每一区域计算出的差值对应的膜厚，按照多个区域的每一区域调节被送入处理容器内的基片的被处理层的温度；步骤d，在图案上，形成具有同图案的槽宽度与基准值的差值相当的厚度的膜；和步骤e，使用形成了膜的图案，对被处理层进行蚀刻。
处理系统方法装置

[发明专利]处理被处理体的方法-CN201780031969.7有效
发明人：木原嘉英;久松亨;本田昌伸 -专利权人：东京毅力科创株式会社
申请日： 2017-05-22 - 公布日： 2023-01-10 - 主分类号： H01L21/3065 文献下载
摘要：本发明提供一种实施方式的方法(MT)，在处理对象的晶片(W)的被处理层(J1)的蚀刻前，在将被处理层(J1)的主面(J11)划分为多个区域(ER)的基础上，通过步骤(SB2)按多个区域(ER)的每一区域计算出被处理层(J1)上所设置的掩模(J2)的槽宽度与该槽宽度的基准值的差值，在步骤(SB6)中，利用表示被处理层(J1)的温度与形成的膜的膜厚的对应的对应数据(DT)调节被处理层(J1)的温度，以使其成为与多个区域(ER)的每一区域对应的膜厚的膜的形成所需要的温度，利用与(ALD)法同样的膜形成处理在掩模(J2)按每一原子层形成膜，将与差值对应的膜厚的膜(J3)形成与掩模(J2)，按多个区域(ER)的每一区域将槽宽度修正为基准值。
处理方法

[发明专利]半导体制造方法和等离子体处理装置-CN201810167763.3有效
发明人：中谷理子;本田昌伸;久松亨;田端雅弘 -专利权人：东京毅力科创株式会社
申请日： 2018-02-28 - 公布日： 2022-07-12 - 主分类号： H01L21/768 文献下载
摘要：提供一种半导体制造方法和等离子体处理装置，目的在于在半导体制造中防止被处理体上的导电层的腐蚀。该半导体制造方法包括：第一工序，将被处理体的导电层之上的绝缘膜蚀刻成掩模的图案，使所述导电层在所形成的所述绝缘膜的凹部露出；以及第二工序，在所述导电层露出的绝缘膜的凹部形成有机膜，其中，所述第二工序包括以下工序：将腔室的内部保持规定的压力，将台冷却至‑20℃以下的极低温，并将被处理体设置在该台上；向所述腔室的内部供给包含低蒸气压材料的气体的气体；以及从所供给的所述包含低蒸气压材料的气体的气体生成等离子体，通过该等离子体将从所述低蒸气压材料生成的前驱体堆积于所述绝缘膜的凹部来形成所述有机膜。
半导体制造方法等离子体处理装置

[发明专利]基片处理方法和基片处理系统-CN201980076470.7在审
发明人： 久松亨;胜沼隆幸;石川慎也;木原嘉英;本田昌伸 -专利权人：东京毅力科创株式会社
申请日： 2019-07-12 - 公布日： 2021-07-23 - 主分类号： H01L21/3065 文献下载
摘要：本发明的基片处理方法包括：提供具有掩模的基片的步骤；在掩模上形成膜的步骤；在膜的表层形成反应层的步骤；和对反应层供给能量来去除反应层的步骤。
处理方法系统

[发明专利]基片处理方法和基片处理装置-CN202011214947.4在审
发明人：熊谷圭惠;久松亨;本田昌伸 -专利权人：东京毅力科创株式会社
申请日： 2020-11-04 - 公布日： 2021-05-14 - 主分类号： H01L21/205 文献下载
摘要：本发明提供能够连续控制在基片上形成的膜的覆盖率的基片处理方法和基片处理装置。基片处理方法包括a)在腔室内将在正面形成有图案的基片暴露于第一反应种，使第一反应种吸附在基片的正面的工序。此外，基片处理方法包括b)在腔室内，将基片暴露于由第二反应种形成的等离子体，在基片的正面形成膜的工序。此外，基片处理方法包括c)将包含工序a)和工序b)的处理以改变工序b)开始时的第一反应种的滞留量的方式反复执行两次以上的工序。
处理方法装置

[发明专利]基片处理方法和等离子体处理装置-CN202010993709.1在审
发明人：石川慎也;久松亨 -专利权人：东京毅力科创株式会社
申请日： 2020-09-21 - 公布日： 2021-04-02 - 主分类号： H01L21/027 文献下载
摘要：本发明提供用于以原子层水平形成有机膜的基片处理方法和等离子体处理装置。在例示的实施方式中，提供基片处理方法。基片处理方法包括：a)将基片提供到腔室内的步骤；和b)在基片的表面形成有机膜的步骤。b)包括两个步骤b1)和b2)。b1)对腔室内供给包含有机化合物的第一气体，在基片形成前体层。b2)对腔室内供给包含改性气体的第二气体，对前体层和第二气体的至少一者供给能量将前体层改性，在基片形成有机膜。
处理方法等离子体装置

1
2
下一页»
尾页
共 30 条