[发明专利]一种半导体结构及其制备方法

说明书

本发明实施例公开了一种半导体结构及其制备方法，所述半导体结构包括：衬底，所述衬底包括相对的上表面和下表面；贯穿所述衬底的通孔结构；位于上表面一侧的所述衬底内的沟槽，以及位于所述沟槽内的阻挡结构；位于所述通孔结构侧壁外侧的所述衬底中的空隙；其中，所述空隙位于所述阻挡结构的下方，且所述空隙的第一端与所述阻挡结构的底部接触。

技术领域

本发明涉及集成电路领域，尤其涉及一种半导体结构及其制备方法。

背景技术

3D集成电路被定义为一种系统集成结构，将多个芯片在垂直平面方向堆叠，从而节省空间。现有的3D集成电路技术大都采用硅通孔(Through Silicon Via，TSV)实现多个芯片之间的电连接，但是现有硅通孔结构设计问题显著，从而影响器件工作。

发明内容

有鉴于此，本发明实施例提供一种半导体结构及其制备方法。

根据本发明实施例的第一方面，提供了一种半导体结构，所述半导体结构包括：

衬底，所述衬底包括相对的上表面和下表面；

贯穿所述衬底的通孔结构；

位于上表面一侧的所述衬底内的沟槽，以及位于所述沟槽内的阻挡结构；

位于所述通孔结构侧壁外侧的所述衬底中的空隙；其中，

所述空隙位于所述阻挡结构的下方，且所述空隙的第一端与所述阻挡结构的底部接触。

在一些实施例中，所述阻挡结构的膨胀系数小于所述衬底的膨胀系数；和/或，所述阻挡结构的弹性模量大于所述衬底的弹性模量。

在一些实施例中，所述阻挡结构底部的宽度不小于所述空隙的宽度，所述阻挡结构底部的宽度和所述空隙的宽度分别为所述阻挡结构与所述空隙沿第一方向的宽度，其中，所述第一方向为平行于所述衬底的方向。

在一些实施例中，所述空隙的宽度沿第二方向变大，其中，所述第二方向为垂直于所述衬底且从所述衬底的下表面指向所述衬底的上表面的方向。

在一些实施例中，所述空隙包括靠近所述衬底上表面的第一空隙和靠近所述衬底下表面的第二空隙；

所述第一空隙沿第一方向的宽度大于所述第二空隙沿第一方向的宽度。

在一些实施例中，与所述阻挡结构的底部相接触的所述空隙的第一端沿第一方向的宽度等于所述阻挡结构的底部沿第一方向的宽度。

在一些实施例中，所述半导体结构还包括：

电路结构，所述电路结构包括位于所述衬底上表面上的第一部分和位于靠近所述上表面的所述衬底内的第二部分；

所述第二部分的高度等于所述阻挡结构与所述第一空隙的高度之和。

在一些实施例中，所述半导体结构还包括：

覆盖所述衬底下表面的保护层，所述保护层封闭所述空隙的与所述第一端相对设置的第二端的开口。

在一些实施例中，所述阻挡结构的材料和所述保护层的材料具有高刻蚀选择比。

根据本发明实施例的第二方面，提供了一种半导体结构的制备方法，所述方法包括：

提供衬底，所述衬底包括相对的上表面和下表面；

从所述衬底的上表面刻蚀所述衬底形成沟槽，在所述沟槽内填充第一材料形成阻挡结构；

形成贯穿所述衬底的通孔结构；