[发明专利]封装结构及其制作方法

说明书

一种封装结构包括至少一个半导体管芯、绝缘密封体及重布线结构。所述至少一个半导体管芯具有多个导电柱，其中所述多个导电柱的顶表面具有第一粗糙度。绝缘密封体包封所述至少一个半导体管芯。重布线结构在积层方向上设置在绝缘密封体上且电连接到所述至少一个半导体管芯。重布线结构包括：多个导通孔部及多个导电体部，嵌置在介电层中，其中所述多个导电体部的顶表面具有第二粗糙度，且第二粗糙度大于第一粗糙度。

技术领域

本公开实施例是有关一种封装结构及其制作方法。

背景技术

半导体装置及集成电路通常是在单个半导体晶片上制造。可以晶片级对晶片的管芯进行处理并与其他半导体装置或管芯封装在一起，且已经开发出用于晶片级封装(waferlevel packaging，WLP)的各种技术。另外，此种封装还可在进行切割(dicing)之后被整合到半导体衬底或载体。因此，每一封装内的导电端子与内部组件(例如，重布线路结构)之间的电连接的可靠性至关重要。

发明内容

本公开实施例提供一种封装结构，所述封装结构包括至少一个半导体管芯、绝缘密封体以及重布线结构。所述至少一个半导体管芯具有多个导电柱，其中所述多个导电柱中的顶表面具有第一粗糙度。所述绝缘密封体包封所述至少一个半导体管芯。所述重布线结构在积层方向上设置在所述绝缘密封体上且电连接到所述至少一个半导体管芯。所述重布线结构包括：多个导通孔部及多个导电体部，嵌置在介电层中，其中所述多个导电体部的顶表面具有第二粗糙度，且所述第二粗糙度大于所述第一粗糙度。

本公开实施例提供一种制作封装结构的方法。所述方法包括以下步骤。在载体上提供多个半导体管芯，其中所述多个半导体管芯包括多个导电柱。形成包封所述多个半导体管芯的绝缘密封体，其中所述绝缘密封体的顶表面与所述多个导电柱的顶表面实质上齐平。对所述多个导电柱执行清洁工艺，其中所述清洁工艺包括使用第一溶液对所述多个导电柱的所述顶表面进行清洁达20秒到80秒的第一清洁步骤，且其中在所述清洁工艺之后所述多个导电柱的所述顶表面具有第一粗糙度。在积层方向上在所述绝缘密封体上形成重布线结构，其中所述形成所述重布线结构的步骤包括形成嵌置在介电层中的多个导通孔部及多个导电体部，且其中所述多个导电体部的顶表面具有第二粗糙度，且所述第二粗糙度大于所述第一粗糙度。然后将所述载体剥离。

本公开实施例提供一种制作封装结构的方法。所述方法包括以下步骤。在载体上提供至少一个半导体管芯，其中所述至少一个半导体管芯包括多个导电柱。形成包封所述至少一个半导体管芯的绝缘密封体。通过移除所述绝缘密封体的部分以显露出所述多个导电柱的顶表面来执行平坦化工艺。在所述平坦化工艺之后对所述多个导电柱执行单晶片旋转清洁工艺，其中所述单晶片旋转清洁工艺包括在使所述载体旋转的同时将第一溶液滴加到所述多个导电柱的所述顶表面上达20秒到80秒以对所述多个导电柱的所述顶表面进行清洁。在所述绝缘密封体上形成重布线结构，其中所述重布线结构通过以下步骤形成。形成交替堆叠的多个导电体部、多个第一通孔部及多个介电层，其中所述多个第一通孔部形成有从第一通孔部的第一端到第一通孔部的第二端保持恒定的侧向尺寸，且在形成所述多个第一通孔部中的每一者之后对所述第二端的表面执行通孔清洁工艺，所述通孔清洁工艺包括在使所述载体旋转的同时将所述第一溶液滴加到所述第一通孔部的所述第二端的所述表面上达20秒到80秒以对所述第二端的所述表面进行清洁。然后将所述载体剥离。

附图说明

结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的临界尺寸(critical dimension)。

图1A到图1K是根据本公开一些示例性实施例的制作封装结构的方法中的各个阶段的示意性剖视图。

图2A到图2C是根据本公开一些示例性实施例的制作封装结构的方法中的各个阶段处的半导体管芯的放大剖视图。

图3是根据本公开一些其他示例性实施例的封装结构的示意性剖视图。