专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果409个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体装置及其制造方法-CN202211696459.0在审
  • 曹正翰;蔡佳琪 - 环球晶圆股份有限公司
  • 2022-12-28 - 2023-10-24 - H01L23/482
  • 本发明提供一种半导体装置及其制造方法,所述半导体装置包括碳化硅线路板、氮化镓装置以及硅集成电路装置。碳化硅线路板包括碳化硅衬底以及位于碳化硅衬底上方的电路结构。氮化镓装置包括蓝宝石衬底、位于所述蓝宝石衬底上的氮化镓元件以及位于所述氮化镓元件上的第一重布线结构。硅集成电路装置包括硅衬底、位于硅衬底上的场效晶体管元件以及位于场效晶体管元件上的第二重布线结构。
  • 半导体装置及其制造方法
  • [发明专利]包括重分布层结构的半导体装置及其形成方法-CN201811524723.6有效
  • 房基俊;金相宰;朴信映 - 爱思开海力士有限公司
  • 2018-12-13 - 2023-10-20 - H01L23/482
  • 本公开涉及包括重分布层结构的半导体装置及其形成方法。一种半导体装置,包括:半导体芯片主体,具有其上设置有芯片焊盘的表面;钝化层,其覆盖半导体芯片主体的表面并提供露出芯片焊盘的锥形孔;以及设置在钝化层上的重分布层RDL结构。RDL结构包括第一RDL互连部分和第二RDL交叠焊盘部分,第一RDL互连部分与锥形孔间隔开并且从锥形孔旁边经过,第二RDL交叠焊盘部分被配置为接触露出的芯片焊盘的底部部分,并且被配置为具有面向第一RDL互连部分的侧表面的第一侧表面。第二RDL交叠焊盘部分的第一侧表面的中心部分朝向第一RDL互连部分的侧表面延伸,使得第一侧表面是弯曲的。
  • 包括分布结构半导体装置及其形成方法
  • [发明专利]半导体元件-CN202010066304.3有效
  • 黑川敦;小林一也 - 株式会社村田制作所
  • 2020-01-20 - 2023-09-22 - H01L23/482
  • 本发明提供能够在安装于外部基板时,抑制电连接不良的产生的半导体元件。半导体元件具有:半导体基板;设置在半导体基板上的集电极层;设置在集电极层上的基极层;设置在基极层上的发射极层;与发射极层电连接的发射极布线;设置在发射极布线上的上部金属层;覆盖发射极布线以及上部金属层并且至少在与集电极层重叠的区域中设置有第一开口的第一保护膜;以及经由第一开口与发射极布线电连接的下部凸块金属层,且下部凸块金属层的俯视时的面积大于第一开口的面积的凸块,第一保护膜的端部包围第一开口、且设置在上部金属层上。
  • 半导体元件
  • [发明专利]一种芯片封装结构及其制作方法、电子设备-CN202211516386.2在审
  • 霍浩辉;谢文才;曲林;董科 - 荣耀终端有限公司
  • 2022-11-29 - 2023-08-29 - H01L23/482
  • 本申请实施例提供了一种芯片封装结构及其制作方法、电子设备,芯片封装结构包括芯片、重布线层和单分子层,芯片包括有源面和与有源面相背的晶背面,有源面上具有多个金属焊盘;重布线层设置于有源面,重布线层包括多条金属布线和多个焊接凸点,金属布线的一端与金属焊盘电连接,金属布线的另一端与多个焊接凸点电连接;单分子层设置于重布线层远离晶背面的一侧,单分子层通过有机功能配体形成,且单分子层覆盖多条金属布线。本申请实施例提供的芯片封装结构及其制作方法、电子设备,可以有效降低芯片内铜迁移现象发生的概率,提高芯片的可靠性。
  • 一种芯片封装结构及其制作方法电子设备
  • [实用新型]一种芯片塑封体双面电镀结构-CN202223354688.2有效
  • 杨斌;张哲;华显刚;徐炬财 - 广东佛智芯微电子技术研究有限公司
  • 2022-12-14 - 2023-08-29 - H01L23/482
  • 本实用新型属于半导体技术领域,具体涉及一种芯片塑封体双面电镀结构,包括:芯片塑封体,包括若干芯片和包覆芯片的第一塑封层;芯片塑封体沿其厚度方向开设有若干通孔和使芯片I/O口外露的若干盲孔;位于通孔侧壁、盲孔侧壁以及芯片塑封体两侧的第一种子层;填充于通孔内的第一导电柱、盲孔内的第二导电柱以及位于芯片塑封体两侧的第一种子层上的第一重布线层。本实用新型中,芯片塑封体两侧的第一重布线层通过填充于芯片塑封体的通孔内的第一导电柱同步连接,从而实现功能芯片之间的信号互连和贯通。与现有技术相比,该芯片塑封体双面电镀结构的制备工艺流程简单,其生产效率高,生产成本低,且良品率也得到提高。
  • 一种芯片塑封双面电镀结构
  • [发明专利]半导体器件及其制作方法-CN202310519605.0在审
  • 丁潇;华文宇;蓝天 - 芯盟科技有限公司
  • 2023-05-08 - 2023-08-15 - H01L23/482
  • 本公开实施例公开了一种半导体器件及其制作方法,所述半导体器件包括:第一半导体结构;第二半导体结构,位于所述第一半导体结构之上;键合层,位于所述第一半导体结构上,所述第二半导体结构沿第一方向至少贯穿部分所述键合层,且所述第二半导体结构的侧壁与所述键合层键合;导电结构,至少部分位于所述键合层中;其中,所述第二半导体结构与所述第一半导体结构通过所述导电结构耦接。
  • 半导体器件及其制作方法
  • [发明专利]芯片封装结构、其制备方法及终端设备-CN202180081877.6在审
  • 李珩;张晓东 - 华为技术有限公司
  • 2021-02-08 - 2023-08-15 - H01L23/482
  • 本申请公开了一种芯片封装结构、其制备方法及终端设备。芯片封装结构包括第一芯片、第二芯片和塑封层;第一芯片具有第一硅通孔和第二硅通孔,第二芯片设置于第一芯片上,且与第一硅通孔电连接;塑封层包裹第二芯片,且塑封层中设置有垂直互连件,垂直互连件与第二硅通孔电连接。当在塑封层上继续堆叠器件时,堆叠的器件可以通过垂直互连件和第二硅通孔就能实现与第一芯片背离第二芯片一侧的电连接,这与现有技术相比,可以省去在第一芯片外侧设置占用面积较大的焊球或者铜柱,从而避免了芯片的面积被限制在焊球或铜柱的投影所包围的面积内,即在本申请的芯片封装结构中,芯片的占用面积比例会更大。
  • 芯片封装结构制备方法终端设备
  • [发明专利]半导体结构及其制备方法-CN202210037074.7在审
  • 寗树梁;何军;刘杰;应战 - 长鑫存储技术有限公司
  • 2022-01-13 - 2023-07-25 - H01L23/482
  • 本申请实施例涉及一种半导体结构及其制备方法。该半导体结构包括:芯片单元,芯片单元包括若干第一芯片,各第一芯片上设有多个用于接收不同控制信号的焊盘;重布线层,位于芯片单元上,包括若干底层金属线,各底层金属线用于传输不同的控制信号,各底层金属线与对应接收相同控制信号的焊盘电连接。提高了连接信号输出端和第一芯片上接收不同控制信号的焊盘的速度,简化了半导体结构的工艺流程,提高了半导体结构的良率,降低了半导体结构的生产成本。
  • 半导体结构及其制备方法
  • [发明专利]一种半导体结构及其制作方法-CN202210032642.4在审
  • 王路广;黄金荣 - 长鑫存储技术有限公司
  • 2022-01-12 - 2023-07-21 - H01L23/482
  • 本公开实施例涉及半导体领域,提供一种半导体结构及其制作方法,其中,一种半导体结构包括:具有第一面的第一基底,第一基底具有凸出于第一面的电连接柱;具有第二面的第二基底,第二基底内具有导电柱,且第二面还具有第一凹槽和第二凹槽,第一凹槽与第二凹槽相连通,第一凹槽位于导电柱上方且暴露出导电柱的至少部分顶面,第二凹槽暴露出导电柱的至少部分侧面;第二面与第一面相键合,且电连接柱的凸出部分位于第二凹槽内,且电连接柱的部分侧面与导电柱的部分侧面在垂直于第一面或第二面的方向上错位交叠;焊接结构,至少部分焊接结构填充于第一凹槽,且至少部分焊接结构还位于电连接柱与第二凹槽底面之间,至少可以提高半导体结构的可靠性。
  • 一种半导体结构及其制作方法
  • [发明专利]一种半导体结构及一种半导体结构的制作方法-CN202210033870.3在审
  • 王路广 - 长鑫存储技术有限公司
  • 2022-01-12 - 2023-07-21 - H01L23/482
  • 本公开实施例涉及半导体领域,提供一种半导体结构及一种半导体结构的制作方法,其中,一种半导体结构包括:具有第一面的第一基底,第一基底具有凸出于第一面的电连接柱,电连接柱顶部具有第一凹槽;具有第二面的第二基底,第二基底内具有导电柱,且第二基底还具有第二凹槽,第二凹槽露出导电柱的顶面以及至少部分侧面;第二面与第一面相键合,且电连接柱部分位于第二凹槽内,导电柱部分位于第一凹槽内;焊接结构,至少部分焊接结构填充于第二凹槽,且至少部分焊接结构还填充于导电柱与第一凹槽之间。至少可以提高半导体结构的可靠性。
  • 一种半导体结构制作方法
  • [发明专利]半导体结构及其制造方法-CN202210033878.X在审
  • 王路广;黄金荣 - 长鑫存储技术有限公司
  • 2022-01-12 - 2023-07-21 - H01L23/482
  • 本公开实施例涉及半导体领域,提供一种半导体结构及其制造方法,半导体结构包括:具有第一面的第一基底,第一基底内具有导电柱,第一面具有第一凹槽,第一凹槽露出导电柱的顶面和部分侧壁;具有第二面的第二基底,第一面和第二面相键合,第二面具有第二凹槽,第二基底内具有电连接柱,且电连接柱位于第二凹槽中,电连接柱凸出于第二面;电连接结构,电连接结构和部分电连接柱嵌入第一凹槽中,电连接结构至少环绕导电柱中被第一凹槽露出的部分和电连接柱嵌入第一凹槽中的部分。本公开实施例至少有利于在提高电连接柱和导电柱之间的连接稳定性的同时,降低堆叠基底的整体厚度。
  • 半导体结构及其制造方法
  • [发明专利]半导体结构及其制备方法-CN202310678208.8在审
  • 张加亮;郭少辉 - 粤芯半导体技术股份有限公司
  • 2023-06-09 - 2023-07-14 - H01L23/482
  • 本发明涉及一种半导体结构及其制备方法。半导体结构包括:衬底;栅极结构位于衬底上;栅极结构包括:栅极、绝缘隔离侧墙及导电侧墙;栅极包括栅介质层和栅极导电层;栅介质层位于衬底的上表面;栅极导电层位于栅介质层的上表面;绝缘隔离侧墙位于栅极相对两侧的侧壁表面;导电侧墙位于绝缘隔离侧墙远离栅极的表面;源区位于衬底内,且位于栅极的一侧,并与导电侧墙相接触;漏区位于衬底内,且位于栅极远离源区的一侧,并与导电侧墙相接触。可以将导电侧墙直接与源区、漏区与导电侧墙的接触,利用导电侧墙的导电性能,实现底层器件与上层金属的互联,因此,在保证器件集成度的情况下,降低接触孔光刻带来的对准误差,提高了半导体结构的精度。
  • 半导体结构及其制备方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top