[发明专利]在替代沟道FINFET中的子鳍状物侧壁钝化

说明书

公开了通过使用子鳍状物钝化层来减少基于鳍状物的晶体管的截止状态泄漏的技术。在一些情况下，所述技术可以包括在体硅衬底中形成牺牲鳍状物以及沉积和平坦化浅沟槽隔离(STI)材料，去除并用替代材料(例如，SiGe或III‑V族材料)替代牺牲硅鳍状物，去除STI材料的至少部分以暴露出替代鳍状物的子鳍状物区域，向暴露出的子鳍状物应用钝化层/处理/剂，以及再沉积和平坦化附加的STI材料。然后可以执行标准晶体管形成工艺以完成晶体管器件。该技术总体上提供为基于STI的沟槽中生长的结构添加任意钝化层的能力。钝化层抑制子鳍状物源极‑漏极(和漏极‑源极)电流泄漏。

背景技术

FinFET是围绕半导体材料的薄带(通常被称为鳍状物)构建的晶体管。晶体管包括标准场效应晶体管(FET)节点，包括栅极、栅极电介质、源极区和漏极区。器件的导电沟道位于栅极电介质下面的鳍状物的外侧。具体而言，电流沿着鳍状物的两个侧壁(垂直于衬底表面的侧面)/在两个侧壁内以及沿着鳍状物的顶部(平行于衬底表面的侧面)流动。因为这种配置的导电沟道基本上沿着鳍状物的三个不同的外部平面区域存在，所以这种FinFET设计有时被称为三栅极晶体管。其它类型的FinFET配置也是可用的，例如所谓的双栅极FinFET，其中导电沟道主要仅沿着鳍状物的两个侧壁(而不沿着鳍状物的顶部)存在。存在与基于鳍状物的晶体管相关联的许多重大的性能问题。

附图说明

图1示出了根据本公开内容的各个实施例的形成集成电路的方法。

图2A-L示出了根据本公开内容的各个实施例在执行图1的方法时形成的示例性结构。

图3A-C示出了根据本公开内容的各个实施例的使用图1的方法形成的图2L的结构的变型。

图4示出了根据本公开内容的实施例的借助于使用本文公开的技术形成的集成电路结构或器件实现的计算系统。

具体实施方式

公开了通过使用子鳍状物钝化层来减少基于鳍状物的晶体管的截止状态泄漏的技术。所述技术可以包括例如将通过纵横比俘获(ART)或其中非硅沟道材料替代牺牲硅鳍状物的类似集成方案形成的晶体管中的子鳍状物侧壁钝化。根据实施例，所述技术包括在衬底中形成牺牲鳍状物以及沉积和平坦化浅沟槽隔离(STI)材料，去除并用替代材料来替代牺牲鳍状物，去除STI材料的至少部分以暴露出替代鳍状物的子鳍状物区域，向暴露出的子鳍状物(以及结构的可能的其它区域)应用钝化层/处理/剂，以及再沉积和平坦化附加STI材料。然后可以执行标准晶体管形成工艺(例如，STI凹陷、栅极叠置体形成、源极/漏极形成、接触部形成)以完成晶体管器件。如根据本公开内容将意识到的，该技术总体上提供了为基于STI的沟槽中生长的结构添加任意钝化层的能力。例如，在硅(Si)衬底的情况下，可以使用非硅材料(例如，硅锗、锗和III-V族材料)来替代牺牲Si鳍状物，同时仍然允许替代鳍状物的钝化以降低界面陷阱密度(Dit)并改善源极-漏极泄漏。根据本公开内容，许多变型和构造将是显而易见的。

总体概述

硅(Si)具有使其保持大量生产用于半导体器件的有用性质。一个这样的性质是二氧化硅钝化Si表面的能力。在Si背景下的钝化包括界面陷阱密度(固定电荷)和杂质感应电荷(通常是移动的)都可以保持较低，例如在1E11个电荷每cm²的数量级。最近，对非Si沟道半导体器件的兴趣增加。例如，Si沟道区被硅锗(SiGe)和III-V族材料替代。然而，这种SiGe和III-V替代材料沟道的固定和移动电荷密度可能比原生Si沟道材料用于Si衬底时高数百倍甚至上千倍。这可能会由于高的源极-漏极泄漏而导致非常大的截止状态电流，从而降低性能或使得包括替代材料沟道的器件不可行。更详细地说，FinFET或三栅极器件具有与鳍状物连续的子沟道区。这允许FinFET的寄生截止状态源极-漏极(以及漏极-源极)电流泄露的导电路径以及沟道-衬底寄生电容。