[发明专利]一种基于FinFET器件的异或/同或门电路有效
| 申请号： | 201610044398.8 | 申请日： | 2016-01-22 |
| 公开（公告）号： | CN105720970B | 公开（公告）日： | 2018-06-26 |
| 发明（设计）人： | 胡建平;张绪强 | 申请（专利权）人： | 宁波大学 |
| 主分类号： | H03K19/21 | 分类号： | H03K19/21;H03K19/20 |
| 代理公司： | 宁波奥圣专利代理事务所(普通合伙) 33226 | 代理人： | 方小惠 |
| 地址： | 315211 浙*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于FinFET器件的异或/同或门电路，包括第一FinFET管、第二FinFET管、第三FinFET管、第四FinFET管、第五FinFET管和第六FinFET管，第一FinFET管和第四FinFET管均为P型FinFET管，第二FinFET管、第三FinFET管、第五FinFET管和第六FinFET管均为N型FinFET管；第一FinFET管和第四FinFET管均为低阈值FinFET管，第二FinFET管、第三FinFET管、第五FinFET管和第六FinFET管均为高阈值FinFET管，第一FinFET管和第四FinFET管鳍的个数均为1，第二FinFET管、第三FinFET管、第五FinFET管和第六FinFET管鳍的个数均为2；优点是在具有正确的逻辑功能的基础上，电路面积、延时、功耗和功耗延时积均较小。 | ||
| 搜索关键词： | 电路 同或门 异或 功耗延时 逻辑功能 功耗 延时 | ||
【主权项】：
1.一种基于FinFET器件的异或/同或门电路，其特征在于包括第一FinFET管、第二FinFET管、第三FinFET管、第四FinFET管、第五FinFET管和第六FinFET管，所述的第一FinFET管和所述的第四FinFET管均为P型FinFET管，所述的第二FinFET管、所述的第三FinFET管、所述的第五FinFET管和所述的第六FinFET管均为N型FinFET管；所述的第一FinFET管和所述的第四FinFET管均为低阈值FinFET管，所述的第二FinFET管、所述的第三FinFET管、所述的第五FinFET管和所述的第六FinFET管均为高阈值FinFET管，所述的第一FinFET管和所述的第四FinFET管鳍的个数均为1，所述的第二FinFET管、所述的第三FinFET管、所述的第五FinFET管和所述的第六FinFET管鳍的个数均为2；所述的第一FinFET管的源极和所述的第四FinFET管的源极均接入电源，所述的第一FinFET管的漏极、所述的第二FinFET管的漏极、所述的第三FinFET管的漏极和所述的第四FinFET管的前栅和所述的第四FinFET管的背栅连接且其连接端为所述的基于FinFET器件的异或/同或门电路的第一输出端，所述的基于FinFET器件的异或/同或门电路的第一输出端用于输出异或信号，所述的第一FinFET管的前栅、所述的第一FinFET管的背栅、所述的第五FinFET管的漏极、所述的第四FinFET管的漏极和所述的第六FinFET管的漏极连接且其连接端为所述的基于FinFET器件的异或/同或门电路的第二输出端，所述的基于FinFET器件的异或/同或门电路的第二输出端用于输出同或信号，所述的第三FinFET管的前栅和所述的第五FinFET管的前栅连接且其连接端为所述的基于FinFET器件的异或/同或门电路的第一输入端，所述的第一输入端用于输入第一输入信号，所述的第三FinFET管的背栅和所述的第六FinFET管的背栅连接且其连接端为所述的基于FinFET器件的异或/同或门电路的第二输入端，所述的第二输入端用于输入第二输入信号，所述的第二FinFET管的前栅和所述的第六FinFET管的前栅连接且其连接端为所述的基于FinFET器件的异或/同或门电路的第一反相输入端，所述的第一反相输入端用于输入第一输入信号的反相信号，所述的第二FinFET管的背栅和所述的第五FinFET管的背栅连接且其连接端为所述的基于FinFET器件的异或/同或门电路的第二反相输入端，所述的第二反相输入端用于输入第二反相输入信号，所述的第二FinFET管的源极、所述的第三FinFET管的源极、所述的第五FinFET管的源极和所述的第六FinFET管的源极均接地。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于宁波大学，未经宁波大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610044398.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种紫外线预警方法及穿戴设备
- 下一篇：一种dB线性超宽带可变增益放大器
- 同类专利
- 一种超低电压异或门电路-201821307048.7
- 史伟伟 - 深圳大学
- 2018-08-14 - 2019-04-16 - H03K19/21
- 本实用新型涉及一种超低电压异或门电路，包括第一驱动电路、与第一驱动电路对应设置的第二驱动电路、驱动晶体管、以及调节电路；第一驱动电路的控制端连接输入信号，第一驱动电路的第一端连接驱动晶体管的第一电极和电源VDD，第二端连接驱动晶体管的第二电极；驱动晶体管的第二电极还连接调节电路的第一端，驱动晶体管的第三电极连接超低电压异或门电路的输出端，驱动晶体管的第三电极还连接第二驱动电路的第一端，第二驱动电路的第二端接地，驱动电路的控制端连接输入信号；调节电路的控制端连接电源VDD，调节电路的第二端接地。本实用新型可以增强输出端输出零低电平时的下拉能力，电路逻辑延时相比传统电路速度更快。
- 一种时钟停振检测电路-201710586966.1
- 赵双龙 - 杭州晶华微电子有限公司
- 2017-08-18 - 2019-03-01 - H03K19/21
- 本发明公开一种时钟停振检测电路，其包括时钟信号锁存电路、低电平稳态检测电路、高电平稳态检测电路、停振指示信号锁存电路。其中，所述待测时钟信号锁存电路的输出端连接至低电平稳态检测电路和高电平稳态检测电路的输入端，而所述低电平稳态检测电路和高电平稳态检测电路的输出端接至一个“异或非”电路，其输出信号再接至一个锁存电路，最终输出为停振指示信号。本发明可实现低功耗、停振时间阈值可设置的检测电路，而且可用较小的面积集成至芯片中。
- 音乐切换控制电路及装置-201820993077.7
- 曹进伟;陈孟邦;蔡荣怀;邹云根;张丹丹;雷先再 - 宗仁科技（平潭）有限公司
- 2018-06-26 - 2019-01-15 - H03K19/21
- 本实用新型适用于音频播放技术领域，提供了一种音乐切换控制电路，控制模块分别与振荡频率模块、节拍模块、地址模块、存储器阵列设置模块、可编程逻辑阵列设置模块和输出模块连接，振荡频率模块分别与音频模块、速度模块和节拍模块连接，节拍模块分别与速度模块、存储器阵列设置模块、可编程逻辑阵列设置模块、地址模块、音频模块和输出模块连接，地址模块与存储器阵列设置模块连接，存储器阵列设置模块分别与可编程逻辑阵列设置模块和速度模块连接，可编程逻辑阵列设置模块与音频模块连接，音频模块与输出模块连接，输出模块与外部发声设备连接。本实用新型提供的音乐切换控制电路，可以实现音乐的快速切换，切换过程平稳流畅。
- 逻辑运算装置-201480042802.7
- 大塚宽治;佐藤阳一;冲永隆幸;东修一郎 - 学校法人明星学苑;巴法络股份有限公司
- 2014-06-09 - 2019-01-08 - H03K19/21
- 提供一种逻辑运算装置，该逻辑运算装置能够以较小规模的电路结构在较短时间内进行运算处理。一种逻辑运算装置，包括存储器设备(12)，该存储器设备(12)接收N(N为大于等于2的整数)比特长度的位串的输入，在所输入的该位串所表示的地址中存储查找表，其中，该查找表是保存多比特长度的数据而成，该多比特长度的数据的一部分包含表示所输入的该位串所包含的各比特间的逻辑运算结果的比特，该逻辑运算装置访问存储器设备(12)，输出在所接收的位串所表示的地址中保存的数据所包含的比特。
- 一种基于FinFET分栅结构互补对称逻辑的同或异或电路-201610836875.4
- 胡建平;许仲池 - 宁波大学
- 2016-09-21 - 2018-11-30 - H03K19/21
- 本发明公开了一种基于FinFET分栅结构互补对称逻辑的同或异或电路，包括第一FinFET管、第二FinFET管、第三FinFET管、第四FinFET管、第五FinFET管、第六FinFET管、第七FinFET管和第八FinFET管，所述的第一FinFET管、所述的第三FinFET管、所述的第四FinFET管和所述的第七FinFET管为P型FinFET管，所述的第二FinFET管、所述的第五FinFET管、所述的第六FinFET管和所述的第八FinFET管为N型FinFET管，所述的第一FinFET管和所述的第六FinFET管鳍的个数均为3，所述的第二FinFET管、所述的第三FinFET管、所述的第四FinFET管、所述的第五FinFET管、所述的第七FinFET管和所述的第八FinFET管鳍的个数均为1；优点是在不影响电路性能的基础上，面积、功耗和时延均较小，且驱动能力较强。
- 一种基于忆阻器与MOS管的异或门逻辑电路及其实现方法-201610325873.9
- 魏榕山;李睿;王珏 - 福州大学
- 2016-05-17 - 2018-10-30 - H03K19/21
- 本发明涉及一种基于忆阻器与MOS管的异或门逻辑电路，包括第一忆阻器M1与第二忆阻器M2，第一忆阻器M1的负端作为第一输入端V1与第一PMOS管P1的源极连接，第二忆阻器M2的负端作为第二输入端V2与第二PMOS管P2的源极连接；还包括第一NMOS管N1与第二NMOS管N2，第一忆阻器M1的正端、第二忆阻器M2的正端、第一PMOS管P1、第二PMOS管P2、第一NMOS管N1与第二NMOS管N2的栅极互相连接；第一PMOS管P1、第二PMOS管P2、第一NMOS管N1与第二NMOS管N2的漏极互相连接并作为输出端Vout，第一NMOS管N1的源极与第二NMOS管N2的源极互相连接且接地；本发明还涉及一种基于忆阻器与MOS管的异或门逻辑电路的实现方法。本发明为忆阻器在逻辑运算中可发挥的作用提供了一种新的思路。
- 音乐切换控制电路及装置-201810667640.6
- 曹进伟;陈孟邦;蔡荣怀;邹云根;张丹丹;雷先再 - 宗仁科技（平潭）有限公司
- 2018-06-26 - 2018-10-12 - H03K19/21
- 本发明适用于音频播放技术领域，提供了一种音乐切换控制电路，控制模块分别与振荡频率模块、节拍模块、地址模块、存储器阵列设置模块、可编程逻辑阵列设置模块和输出模块连接，振荡频率模块分别与音频模块、速度模块和节拍模块连接，节拍模块分别与速度模块、存储器阵列设置模块、可编程逻辑阵列设置模块、地址模块、音频模块和输出模块连接，地址模块与存储器阵列设置模块连接，存储器阵列设置模块分别与可编程逻辑阵列设置模块和速度模块连接，可编程逻辑阵列设置模块与音频模块连接，音频模块与输出模块连接，输出模块与外部发声设备连接。本发明提供的音乐切换控制电路，可以实现音乐的快速切换，切换过程平稳流畅。
- 同或门电路及异或门电路-201721444235.5
- 沈畅;吴海斌 - 成都声立德克技术有限公司
- 2017-11-01 - 2018-07-10 - H03K19/21
- 本实用新型实施例提供了一种同或门电路及异或门电路，涉及逻辑电路技术领域。同或门电路包括第一输入模块、第二输入模块、输出模块及延时模块。第一输入模块的输入端用于电连接于第一信号源，第一输入模块的第一输出端与延时模块的第一端电连接，第一输入模块的第二输出端与输出模块的一端电连接。第二输入模块的输入端用于电连接于第二信号源，第二输入模块的输出端与延时模块的第二端电连接。延时模块的第三端与输出模块的另一端电连接。延时模块用于当第一信号比所述第二信号超前T时间时，将第一信号延时T时间，使得延时T时间后的第一信号与第二信号同步，以从输出模块的另一端获得输出信号。以克服输出信号出现毛刺的问题。
- 一种基于FinFET器件的异或/同或门电路-201610044398.8
- 胡建平;张绪强 - 宁波大学
- 2016-01-22 - 2018-06-26 - H03K19/21
- 本发明公开了一种基于FinFET器件的异或/同或门电路，包括第一FinFET管、第二FinFET管、第三FinFET管、第四FinFET管、第五FinFET管和第六FinFET管，第一FinFET管和第四FinFET管均为P型FinFET管，第二FinFET管、第三FinFET管、第五FinFET管和第六FinFET管均为N型FinFET管；第一FinFET管和第四FinFET管均为低阈值FinFET管，第二FinFET管、第三FinFET管、第五FinFET管和第六FinFET管均为高阈值FinFET管，第一FinFET管和第四FinFET管鳍的个数均为1，第二FinFET管、第三FinFET管、第五FinFET管和第六FinFET管鳍的个数均为2；优点是在具有正确的逻辑功能的基础上，电路面积、延时、功耗和功耗延时积均较小。
- 同或门电路、调节方法及异或门电路-201711060698.6
- 沈畅;吴海斌 - 成都声立德克技术有限公司
- 2017-11-01 - 2018-02-16 - H03K19/21
- 本发明实施例提供了一种同或门电路、调节方法及异或门电路，涉及逻辑电路技术领域。同或门电路包括第一输入模块、第二输入模块、输出模块及延时模块。第一输入模块的输入端用于电连接于第一信号源，第一输入模块的第一输出端与延时模块的第一端电连接，第一输入模块的第二输出端与输出模块的一端电连接。第二输入模块的输入端用于电连接于第二信号源，第二输入模块的输出端与延时模块的第二端电连接。延时模块的第三端与输出模块的另一端电连接。延时模块用于当第一信号比所述第二信号超前T时间时，将第一信号延时T时间，使得延时T时间后的第一信号与第二信号同步，以从输出模块的另一端获得输出信号。以克服输出信号出现毛刺的问题。
- 一种异或门电路及抗核辐射芯片-201710322074.0
- 胡封林;李剑川;罗恒;张圣君;刘森 - 长沙中部芯空微电子研究所有限公司
- 2017-05-09 - 2017-09-29 - H03K19/21
- 本发明提供了一种异或门电路及抗核辐射芯片，其中该异或门电路包括第一阈值增强型反相器、第二阈值增强型反相器以及异或门本体，其中，第一阈值增强型反相器的输入端与异或门本体的第一输入端连接，第一阈值增强型反相器的输出端与异或门本体的第二输入端连接，第二阈值增强型反相器的输入端与异或门本体的第三输入端连接，第二阈值增强型反相器的输出端与异或门本体的第四输入端连接，能够使异或门电路具有较强的抗核辐射能力。
- 一种低能耗金属基逻辑电路-201610954313.X
- 徐永兵;刘文卿;杨龙 - 南京大学
- 2016-11-03 - 2017-03-22 - H03K19/21
- 一种低能耗金属基逻辑电路，磁性材料构成“与”逻辑门或者“或”逻辑门，磁性材料具有三种不同宽度的颈缩即磁颈缩，以采用电流提供逻辑运算的控制，形成“与”逻辑门或者“或”逻辑门；所述的逻辑门为三接线端装置，由两根带有磁颈缩的输入纳米线组成，所述两根带有磁颈缩的输入纳米线在接头区会聚形成带有磁颈缩的一根输出纳米线。
- 一种基于忆阻器与MOS管的异或门逻辑电路-201620448036.0
- 魏榕山;李睿;于静 - 福州大学
- 2016-05-17 - 2016-10-05 - H03K19/21
- 本实用新型涉及一种基于忆阻器与MOS管的异或门逻辑电路，包括第一忆阻器M1与第二忆阻器M2，第一忆阻器M1的负端作为第一输入端V1与第一PMOS管P1的源极连接，第二忆阻器M2的负端作为第二输入端V2与第二PMOS管P2的源极连接；还包括第一NMOS管N1与第二NMOS管N2，第一忆阻器M1的正端、第二忆阻器M2的正端、第一PMOS管P1、第二PMOS管P2、第一NMOS管N1与第二NMOS管N2的栅极互相连接；第一PMOS管P1、第二PMOS管P2、第一NMOS管N1与第二NMOS管N2的漏极互相连接并作为输出端Vout，第一NMOS管N1的源极与第二NMOS管N2的源极相互连接且接地。本实用新型为忆阻器在逻辑运算中可发挥的作用提供了一种新的思路。
- 一种改进的异或门逻辑单元电路-201521037610.5
- 孙缵;胡银肖;李玮 - 武汉芯昌科技有限公司
- 2015-12-14 - 2016-05-04 - H03K19/21
- 本实用新型公开了一种改进的异或门逻辑单元电路，由PMOS晶体管P1、P2和NMOS晶体管N1、N2组成第一级电路；PMOS晶体管P3、P4、P5和NMOS晶体管N3、N4、N5组成第二级电路。第一级电路中，PMOS晶体管P1和PMOS晶体管P2串联，NMOS晶体管N1和NMOS晶体管N2并联。第二级电路中，PMOS晶体管P3和PMOS晶体管P4并联，然后和PMOS晶体管P5串联；NMOS晶体管N3和NMOS晶体管N4串联，然后和NMOS晶体管N5并联。本实用新型所使用的晶体管数量为10个，比传统的异或门逻辑单元电路少2个晶体管，通过较少的晶体管实现了异或运算逻辑，减小了面积，降低了功耗。
- 一种改进的异或门逻辑单元电路-201510927493.8
- 孙缵;胡银肖;李玮 - 武汉芯昌科技有限公司
- 2015-12-14 - 2016-03-02 - H03K19/21
- 本发明公开了一种改进的异或门逻辑单元电路，由PMOS晶体管P1、P2和NMOS晶体管N1、N2组成第一级电路；PMOS晶体管P3、P4、P5和NMOS晶体管N3、N4、N5组成第二级电路。第一级电路中，PMOS晶体管P1和PMOS晶体管P2串联，NMOS晶体管N1和NMOS晶体管N2并联。第二级电路中，PMOS晶体管P3和PMOS晶体管P4并联，然后和PMOS晶体管P5串联；NMOS晶体管N3和NMOS晶体管N4串联，然后和NMOS晶体管N5并联。本发明所使用的晶体管数量为10个，比传统的异或门逻辑单元电路少2个晶体管，通过较少的晶体管实现了异或运算逻辑，减小了面积，降低了功耗。
- 一种升压异或电路结构-201510284733.7
- 孙景春 - 孙景春
- 2015-05-26 - 2015-09-02 - H03K19/21
- 本申请公开了一种升压异或电路结构，其特征在于，主要由两个相互连接的异或门集成芯片U1和异或门集成芯片U2，与异或门集成芯片U1和异或门集成芯片U2的输入端均相连接的电阻R1，与异或门集成芯片U1相并联的反接保护电路，以及与异或门集成芯片U1和异或门集成芯片U2的输出端相连接的升压电路组成。本申请不仅整体结构非常简单，其制作成本和维护成本非常低廉，而且本申请还能彻底解决传统的异或门电路普遍存在的不具有反接保护功能的缺陷。
- 基于浮栅技术的动态异或门设计-201420010075.3
- 胡晓慧;刘承成;杭国强 - 浙江大学城市学院
- 2014-01-07 - 2014-06-25 - H03K19/21
- 本实用新型公开了一种基于浮栅技术的动态异或门设计，包括互补与运算输出电路和互补异或运算输出电路；所述互补与运算输出电路产生互补的输出信号x·y和
所述互补异或运算输出电路产生互补的输出信号
和
同时
信号作为所述互补异或运算输出电路的一个输入信号。本实用新型的有益效果是：电路利用了浮栅MOS管所具有的阈值易于控制这一自然属性，极大的减少了电路中普通MOS管和互联线的运用，简化了电路结构，减小了功耗；通过逻辑化简，运用与运算输出
作为一个控制端来控制互补异或运算输出电路，增加了整个电路的关联度，简化了电路。同时动态技术的运用，进一步灵活的控制了电路的工作过程和状态，降低了电路功耗。
- 驱动非易失性半导体装置的方法-201380002007.0
- 金子幸广 - 松下电器产业株式会社
- 2013-05-22 - 2014-03-12 - H03K19/21
- 发明的驱动非易失性半导体装置的方法，分别向源电极(15)、漏电极(16)及下部栅电极膜(12)施加电压Vs、Vd及V3，同时，在比使强电介质膜(13)所包含的所有极化反转所需的期间短的期间内，分别向第1上部栅电极(17a)及第2上部栅电极(17b)施加脉冲电压V1及V2，以使得宽度WRL1及宽度WRL2变大且宽度WRH变小。脉冲电压V1及V2的绝对值小于使强电介质膜(13)所包含的所有极化反转所需的电压的绝对值。电压Vs、Vd及V3、脉冲电压V1及V2满足Vs、Vd、V3>V1、V2的关系。
- 一种基于谐振保护的异或门电路结构-201220424254.2
- 王艳 - 成都方拓科技有限公司
- 2012-08-25 - 2013-03-13 - H03K19/21
- 本实用新型公开了一种基于谐振保护的异或门电路结构，其特征在于，主要由两个相互连接的异或门集成芯片U1和异或门集成芯片U2，与异或门集成芯片U1和异或门集成芯片U2的输入端均相连接的电阻R，以及与异或门集成芯片U1和异或门集成芯片U2的输出端相连接的谐振保护电路组成。本实用新型不仅能彻底解决传统的异或门电路不具有谐振保护功能的缺陷，而且其性能非常稳定，功耗较低，利于推广和使用。
- 一种异或门振荡电路-201220424265.0
- 王艳 - 成都方拓科技有限公司
- 2012-08-25 - 2013-03-13 - H03K19/21
- 本实用新型公开了一种异或门振荡电路，其特征在于，主要由两个相互连接的异或门集成芯片U1和异或门集成芯片U2，与异或门集成芯片U1和异或门集成芯片U2的输入端均相连接的电阻R，以及与异或门集成芯片U1相并联的振荡电路组成。本实用新型不仅整体结构非常简单，制作成本和维护成本非常低廉，而且本实用新型还能彻底解决传统的异或门电路普遍存在的不具有振荡电路的缺陷，从而能确保本实用新型既具有异或运算功能又具有振荡电平功能。
- 驱动非易失性逻辑电路作为“异”电路的方法-201180007856.6
- 金子幸广 - 松下电器产业株式会社
- 2011-02-14 - 2012-10-17 - H03K19/21
- 本发明的非易失性逻辑电路与半导体膜（14）接触，具有电源电极（15）、输出电极（16），在被电源电极与前述输出电极夹着的区域，具有输入电极（17）纵、横各两个排列的构造、和在半导体的主面上通过强磁性体膜（13）形成控制电极（11）的构造，施加在四个输入电极上的信号分别是第一输入信号、第二输入信号、第一输入信号的“非”、第二输入信号的“非”四种，向在连结电源电极与输出电极的方向上邻接的电极输入的信号的关系是，其中一个输入信号与另一个输入信号的“非”的关系，向斜向邻接的电极输入的信号满足其中一个输入信号与其输入信号的“非”的关系。
- 异步电路-201210057962.1
- 山口良一 - 瑞萨电子株式会社
- 2012-03-07 - 2012-10-03 - H03K19/21
- 本发明提供一种异步电路，包括以层级结构连接的多个电路块，每一电路块包括运算电路和在运算电路上进行两阶段控制的控制电路，以及模式控制电路。模式控制电路控制第一级中的电路块在该电路块开始空闲阶段时开始初始化，并且在最后一级中的电路块开始空闲阶段时开始工作阶段，并且控制第二级中的电路块在第一级中的电路块开始初始化时开始工作阶段，并且在第一级中的电路块开始工作阶段时开始初始化。这提高了两阶段异步电路的处理速度并且抑制了电路尺寸的增加。
- 用于低功耗VLSI的PN混合下拉网络多米诺异或门-201020574325.8
- 汪金辉;吴武臣;侯立刚;宫娜;耿淑琴;张旺;袁颖 - 北京工业大学
- 2010-10-15 - 2011-06-01 - H03K19/21
- 本实用新型涉及一种用于低功耗VLSI的PN混合下拉网络多米诺异或门，混合下拉网络中的两个NMOS管，每个管的一端接PMOS管，每个管的另一端接动态结点，两个PMOS管另一端接时钟管；或是混合下拉网络中的两个PMOS管，每个管的一端接NMOS管，每个管的另一端接动态结点，NMOS管另一端接时钟管；PN混合型下拉网络多米诺异或门中，所有PMOS管的衬底接电源电压，所有NMOS管的衬底接地电压。新型异或门具有以下三个优点：一是由于新型异或门不需要采用反相器提供反向输入信号，因此消除了反相器对功耗和信号偏差的影响，实现了低功耗高性能逻辑门的设计；二是由于采用了PN混合下拉网络结构，新型异或门既具有N型多米诺异或门速度快的优点，又具有P型多米诺异或门漏功耗低的优点；三是由于省去了输入反相器，从而节约了版图面积。
- 一种利用CMOS晶体管设计的模拟概率异或门电路-200710187959.0
- 杨曙辉 - 杨曙辉
- 2007-11-19 - 2009-04-08 - H03K19/21
- 一种利用CMOS晶体管设计的模拟概率异或门电路。主要由电流镜电路和模拟乘法器电路组成。利用输入、输出的电流值大小代表输入、输出的概率值，通过电路的不同结构形式实现概率的异或计算，本概率异或门电路可应用于电子神经网络计算和数字通信领域里的信道解码计算。使得这些计算在速度、功耗两方面比采用传统的数字逻辑门电路提高两个数量级。本电路是模块化电路，可广泛应用生物、数字通信以及其它需要概率计算的芯片设计中。
- 专利分类
