[发明专利]一种基于FinFET器件的存储单元

摘要

本发明公开了一种基于FinFET器件的存储单元，包括第一FinFET管、第二FinFET管、第三FinFET管、第四FinFET管、第五FinFET管、第六FinFET管和第七FinFET管，第一FinFET管、第二FinFET管和第六FinFET管均为P型FinFET管，第三FinFET管、第四FinFET管、第五FinFET管和第七FinFET管均为N型FinFET管；第一FinFET管和第二FinFET管的鳍的数量均为2，第三FinFET管、第四FinFET管、第五FinFET管、第六FinFET管和第七FinFET管的鳍的数量均为1；优点是读操作和写操作分开，读写互不干扰，延时、功耗和功耗延时积均较小。

主权项

1.一种基于FinFET器件的存储单元，其特征在于包括第一FinFET管、第二FinFET管、第三FinFET管、第四FinFET管、第五FinFET管、第六FinFET管和第七FinFET管，所述的第一FinFET管、所述的第二FinFET管和所述的第六FinFET管均为P型FinFET管，所述的第三FinFET管、所述的第四FinFET管、所述的第五FinFET管和所述的第七FinFET管均为N型FinFET管；所述的第一FinFET管和所述的第二FinFET管的鳍的数量均为2，所述的第三FinFET管、所述的第四FinFET管、所述的第五FinFET管、所述的第六FinFET管和所述的第七FinFET管的鳍的数量均为1；所述的第一FinFET管的源极和所述的第二FinFET管的源极均接入电源，所述的第一FinFET管的漏极、所述的第二FinFET管的前栅、所述的第二FinFET管的背栅、所述的第三FinFET管的漏极、所述的第四FinFET管的前栅、所述的第五FinFET管的漏极和所述的第六FinFET管的漏极连接且其连接端为所述的存储单元的输出端，所述的第一FinFET管的前栅、所述的第二FinFET管的漏极、所述的第三FinFET管的前栅、所述的第四FinFET管的漏极和所述的第七FinFET管的前栅连接且其连接端为所述的存储单元的反相输出端，所述的第一FinFET管的背栅、所述的第五FinFET管的前栅和所述的第五FinFET管的背栅连接且其连接线为所述的存储单元的写字线；所述的第三FinFET管的背栅、所述的第六FinFET管的前栅和所述的第六FinFET管的背栅连接且其连接端为所述的存储单元的写字线反向控制端；所述的第三FinFET管的源极、所述的第四FinFET管的源极、所述的第四FinFET管的背栅和所述的第七FinFET管的源极均接地，所述的第五FinFET管的源极和所述的第六FinFET管的源极连接且其连接线为所述的存储单元的写位线；所述的第七FinFET管的漏极为所述的存储单元的读位线；所述的第七FinFET管的背栅为所述的存储单元的读字线。