“Y·庞”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果4个，建议您升级VIP下载更多相关专利

[发明专利]在替代沟道FINFET中的子鳍状物侧壁钝化-CN201580080325.8有效
发明人： G·A·格拉斯;Y·庞;A·S·默西;T·加尼;K·贾姆布纳坦 -专利权人：英特尔公司
申请日： 2015-06-24 - 公布日： 2022-02-11 - 主分类号： H01L27/092 文献下载
摘要：公开了通过使用子鳍状物钝化层来减少基于鳍状物的晶体管的截止状态泄漏的技术。在一些情况下，所述技术可以包括在体硅衬底中形成牺牲鳍状物以及沉积和平坦化浅沟槽隔离(STI)材料，去除并用替代材料(例如，SiGe或III‑V族材料)替代牺牲硅鳍状物，去除STI材料的至少部分以暴露出替代鳍状物的子鳍状物区域，向暴露出的子鳍状物应用钝化层/处理/剂，以及再沉积和平坦化附加的STI材料。然后可以执行标准晶体管形成工艺以完成晶体管器件。该技术总体上提供为基于STI的沟槽中生长的结构添加任意钝化层的能力。钝化层抑制子鳍状物源极‑漏极(和漏极‑源极)电流泄漏。
替代沟道 finfet 中的子鳍状物侧壁钝化

[发明专利]包括具有低阈值电压的PMOS金属栅极的CMOS器件-CN201910154545.0在审
发明人： D·S·拉夫里克;Y·庞 -专利权人：英特尔公司
申请日： 2019-03-01 - 公布日： 2019-10-18 - 主分类号： H01L27/092 文献下载
摘要：本公开描述了一种PMOS栅极结构。所述PMOS栅极结构包括沟槽、沟槽的底部上和侧壁上的高k金属层和高k金属层的表面上的无氟钨层。所述PMOS栅极结构还包括n型功函数金属中的空间中的金属层。
金属层低阈值电压金属栅极侧壁钨层金属

[发明专利]集成电路封装及制造方法-CN201310581594.5有效
发明人： J·M·威廉姆森;N·夏海迪;Y·庞 -专利权人：德克萨斯仪器股份有限公司
申请日： 2013-11-19 - 公布日： 2018-10-16 - 主分类号： H01L23/14 文献下载
摘要：本申请公开一种集成电路（IC）封装器件，其包含基板，该基板具有顶表面、多个平行的导体层、多个绝缘层和延伸穿过导体层和绝缘层的多个电镀穿孔（PTH），其中所述顶表面具有IC管芯安装区域和包围该安装区域的外周区域域。本申请公开了各种基板结构，其中某些PTH和/或导体层和/或绝缘层具有与其他元件不同的CTE。所述各种结构可以减少由于与基板和IC管芯之间的CTE不匹配相关的基板变形和/或焊料接头损伤所导致的电路失效。
集成电路封装制造方法

[发明专利]用于集成富Ge的p‑MOS源极/漏极接触部的技术-CN201480075937.3在审
发明人： G·A·格拉斯;A·S·默西;T·加尼;Y·庞;N·G·米斯特卡维 -专利权人：英特尔公司
申请日： 2014-03-21 - 公布日： 2016-10-26 - 主分类号： H01L29/78 文献下载
摘要：公开了用于富锗(Ge)的p‑MOS源极/漏极接触部的改进的集成以例如减小接触电阻的技术。该技术包括直接在接触沟槽位置中的硅(Si)表面上沉积p‑型富Ge层，这是因为Si表面有利于沉积高质量导电富Ge材料。在一个示例的方法中，在去除先前沉积在源极/漏极位置中的牺牲硅锗(SiGe)层之后，在源极/漏极接触沟槽位置中的Si衬底的表面上沉积富Ge层。在另一个示例的方法中，在接触沟槽位置中的Si包覆层上沉积富Ge层，其中，Si包覆层沉积在功能p‑型SiGe层上。在某些情况下，富Ge层包括至少50％的Ge(并且可以包含锡(Sn)和/或Si)，并且是以高于1E20cm^‑3的水平掺杂硼(B)的。
用于集成 ge mos 源极接触技术