“漂移区”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果682732个，建议您升级VIP下载更多相关专利

[发明专利]一种SJ-IGBT器件结构及其制作方法-CN201210533291.1有效
发明人：程新红;夏超;王中健;曹铎;郑理;贾婷婷;俞跃辉 -专利权人：中国科学院上海微系统与信息技术研究所
申请日： 2012-12-11 - 公布日： 2013-03-13 - 主分类号： H01L21/331 文献下载
摘要：本发明提供一种SJ-IGBT器件结构及其制作方法，包括以下步骤：提供一衬底；在该衬底上形成漂移区并在该漂移区预设源端和漏端；提供一设有若干第一窗口的第一掩膜版，所述第一窗口的宽度沿源端到漏端方向依次增大；自上述第一窗口向所述漂移区进行N型离子注入；退火，在该漂移区形成离子浓度呈线性增加的N型漂移区；提供一设有若干第二窗口的第二掩膜版；自该第二窗口向所述N型漂移区进行P型离子注入，P型柱区离漏极区有一定距离，退火后形成间隔的P柱和N柱；最后形成沟道、源区、漏区和栅区域。本发明使N柱的浓度从源端到漏端逐渐增加，消除漂移区剩余电荷，由于P柱离漏极有一定的距离，因此降低了漂移区电荷不平衡对器件性能的影响，提高可靠性。
一种 sj igbt 器件结构及其制作方法

[发明专利]一种逆阻型VDMOS器件-CN201711455561.0有效
发明人：任敏;王梁浩;杨梦琦;宋炳炎;何文静;李泽宏;高巍;张金平;张波 -专利权人：电子科技大学
申请日： 2017-12-28 - 公布日： 2020-12-29 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种逆阻型VDMOS器件，包括从下至上依次层叠设置的金属化漏极、N型漂移区、金属化源极；N型漂移区的下表面具有N型正向场阻止层，N型漂移区的上表面具有N型反向场阻止层、P型体区、N型漂移区侧面具有沟槽，沟槽从金属化源极的下表面，垂直向下依次贯穿N型源区、P型体区、N型反向场阻止层、N型漂移区、N型正向阻挡层；沟槽中具有氧化层、多晶硅栅电极和多晶硅场板，多晶硅场板与所述多晶硅栅电极通过氧化层隔离，多晶硅场板与N型漂移区、N型正向阻挡层之间通过氧化层隔离，本发明提供的一种逆阻型VDMOS器件具有逆向阻断能力，同时场阻止层的存在防止了漂移区电场的穿通效应，降低了漂移区的厚度，使器件能够获得较低的导通电阻。
一种逆阻型 vdmos 器件

[发明专利]半导体器件及其制造方法-CN202210483446.9在审
发明人：朱春林;姜克;向军利;左慧玲;张须坤;施金汕;方园 -专利权人：安世半导体科技（上海）有限公司;安世有限公司
申请日： 2022-05-05 - 公布日： 2022-12-13 - 主分类号： H01L29/06 文献下载
摘要：本发明请求保护一种半导体器件及其制造方法，所述半导体器件包括：具有第一表面和第二表面的半导体主体，所述半导体主体包括：耗尽区，具有第一导电类型的漂移区，具有第一导电类型的岛区，具有第一导电类型的缓冲区，所述漂移区相对于所述缓冲区更靠近所述半导体主体的第一表面，所述耗尽区位于所述漂移区内，其中，所述岛区位于所述漂移区内，所述岛区的第一导电类型离子浓度高于所述漂移区的第一导电类型离子浓度。
半导体器件及其制造方法

[发明专利]高维持高失效双向可控硅静电防护器件及其制作方法-CN202110774824.4在审
发明人：董鹏;杨康帅;汪洋;金湘亮;李幸;骆生辉 -专利权人：湖南静芯微电子技术有限公司
申请日： 2021-07-08 - 公布日： 2023-01-13 - 主分类号： H01L27/02 文献下载
摘要：本发明实施例提供一种高维持高失效双向可控硅静电防护器件及其制作方法，P型衬底、N型埋层、第一N型深阱、第二N型深阱和第三N型深阱；第二N型深阱的左侧设有第三P+注入区，右侧设有第四P+注入区；第二N型深阱左侧设有第一P阱，右侧设有第二P阱；第一P阱内设有第一P型漂移区和第二P型漂移区，第二P阱内设有第三P型漂移区和第四P型漂移区；第一P型漂移区内设有第一P+注入区，第二P型漂移区内设有第一N+注入区；第三P型漂移区内设有第二N+注入区，第四P型漂移区内设有第六P+注入区；第一N+注入区、第一P+注入区、第二P+注入区连接在一起作为器件的阳极，第二N+注入区、第五P+注入区、第六P+注入区连接在一起作为器件的阴极。
维持失效双向可控硅静电防护器件及其制作方法

[实用新型]高维持高失效双向可控硅静电防护器件-CN202121550609.8有效
发明人：董鹏;杨康帅;汪洋;金湘亮;李幸;骆生辉 -专利权人：湖南静芯微电子技术有限公司
申请日： 2021-07-08 - 公布日： 2022-02-11 - 主分类号： H01L27/02 文献下载
摘要：本实用新型实施例提供一种高维持高失效双向可控硅静电防护器件，包括P型衬底、N型埋层、第一N型深阱、第二N型深阱和第三N型深阱；第二N型深阱的左侧设有第三P+注入区，右侧设有第四P+注入区；第二N型深阱左侧设有第一P阱，右侧设有第二P阱；第一P阱内设有第一P型漂移区和第二P型漂移区，第二P阱内设有第三P型漂移区和第四P型漂移区；第一P型漂移区内设有第一P+注入区，第二P型漂移区内设有第一N+注入区；第三P型漂移区内设有第二N+注入区，第四P型漂移区内设有第六P+注入区；第一N+注入区、第一P+注入区、第二P+注入区连接在一起作为器件的阳极，第二N+注入区、第五P+注入区、第六P+注入区连接在一起作为器件的阴极。
维持失效双向可控硅静电防护器件

[发明专利]采用两种性质的本征应变膜的应变LDMOS器件-CN201410430928.3有效
发明人：王向展;张易;邹淅;刘葳;于奇 -专利权人：电子科技大学
申请日： 2014-08-28 - 公布日： 2017-12-01 - 主分类号： H01L29/78 文献下载
摘要：本发明针对现有技术中，传统的LDMOS器件中提高击穿电压与降低导通电阻等之间存在矛盾的问题，提供采用两种性质的本征应变膜的应变LDMOS器件，包括半导体衬底，半导体衬底上形成沟道掺杂区、漂移区、源区及漏区，源区和漂移区之间的沟道掺杂区的表面上生长栅氧化层，栅氧化层上生长栅，漂移区至少覆盖有向漂移区引入应力的本征应变膜二，所述沟道掺杂区至少覆盖有向沟道掺杂区引入应力的本征应变膜一。通过向沟道区引及漂移区引入张应力或压应力，达到使沟道区和漂移区载流子的迁移率得到大幅提升的效果。适用于横向双扩散金属氧化物半导体场效应晶体管。
采用性质应变 ldmos 器件

[发明专利]静电放电保护结构及静电放电保护电路-CN201910012536.8有效
发明人：谷欣明;程惠娟;李宏伟 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2019-01-07 - 公布日： 2023-04-07 - 主分类号： H01L27/02 文献下载
摘要：一种静电放电保护结构及静电放电保护电路，结构包括：基底，具有两个平行排列且相隔离的漂移区；位于每个漂移区中的LDMOS晶体管，包括栅极结构、位于栅极结构一侧漂移区内的体区和位于栅极结构两侧的源区和漏区，栅极结构横跨漂移区和体区交界表面；两个漂移区内的源区均相连接；栅极结构与对应的源区相连接；体区与外围频率检测电路相连接，外围频率检测电路检测到静电放电信号时拉高体区电位；一个漂移区中漏区均与静电放电输入端相连接，另一个漂移区中漏区均与接地端相连接。
静电放电保护结构电路

[发明专利]DEMOS器件及制造方法-CN201310608507.0在审
发明人：郭振强;陈瑜;邢超 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2013-11-25 - 公布日： 2015-05-27 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种DEMOS器件，在漏区和所述衬底引出区之间设置有一个浅沟槽场氧，浅沟槽场氧横向跨越了漂移区和衬底引出阱区的接触面；在浅沟槽场氧底部设置和浅沟槽场氧底部相隔一段距离的悬浮漂移区，悬浮漂移区能够增加对漂移区和衬底引起阱区之间的PN结的耗尽，从而能够优化漂移区和衬底引起阱区之间的PN结电场分布，提高器件的击穿电压。
demos 器件制造方法

[发明专利]具有伪栅极的横向DMOS器件-CN201210199469.3有效
发明人：伍震威;柳瑞兴;蔡军;周学良;陈吉智 -专利权人：台湾积体电路制造股份有限公司
申请日： 2012-06-14 - 公布日： 2013-07-17 - 主分类号： H01L29/78 文献下载
摘要：一种具有伪栅极的LDMOS晶体管包括：形成在衬底的上方的延伸漂移区；形成在延伸漂移区中的漏极区；形成在延伸漂移区中的沟道区；形成在沟道区中的源极区及形成在延伸漂移区的上方的介电层。具有伪栅极的LDMOS晶体管还包括：形成在沟道区的上方的有源栅极及形成在延伸漂移区的上方的伪栅极。伪栅极有利于减少LDMOS晶体管的栅极电荷同时维持LDMOS晶体管的击穿电压。
具有栅极横向 dmos 器件

[发明专利]高压晶体管及其形成方法-CN201810298006.X在审
发明人：杨震;马燕春;郭兵;赵晓燕;王刚宁 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2018-03-30 - 公布日： 2019-10-11 - 主分类号： H01L29/41 文献下载
摘要：一种高压晶体管及其形成方法，其中高压晶体管包括：基底；位于所述基底中的漂移区；位于所述基底中的源端阱区，所述源端阱区和所述漂移区邻接且位于所述漂移区的侧部；位于所述漂移区中的场氧化层；位于部分源端阱区上的栅极结构，且源端阱区上的栅极结构还延伸至部分漂移区和部分场氧化层上；位于所述栅极结构和场氧化层的一侧漂移区中的漏区；位于所述漏区上的漏插塞，所述漏插塞和所述漏区电学连接；位于部分场氧化层上的附加栅极结构，所述附加栅极结构覆盖所述场氧化层中朝向漏区的边缘区域
栅极结构漂移区场氧化层高压晶体管漏区源端阱区插塞基底电学连接边缘区域邻接延伸覆盖

[发明专利]沟槽栅场效应晶体管及制造方法-CN201610675000.0在审
发明人：钱文生 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2016-08-16 - 公布日： 2016-10-26 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种沟槽栅场效应晶体管，包括：漂移区和体区，沟槽穿过体区并进入到漂移区中；在沟槽中形成有栅介质层和多晶硅栅；在沟槽的底部的漂移区中形成有反掺杂层，反掺杂层由第二导电类型杂质和漂移区的第一导电类型杂质叠加形成，第二导电类型杂质在沟槽形成后以及栅介质层和多晶硅栅形成前通过垂直的离子注入形成并使反掺杂层自对准位于沟槽的底部，反掺杂层用于降低沟槽底部的漂移区的电场强度，能在不降低漂移区的掺杂浓度和增加漂移区的厚度的条件下提高器件的击穿电压
沟槽场效应晶体管制造方法

[发明专利]NLDMOS器件和LDMOS功率器件的制造方法-CN201810588308.0有效
发明人：刘宪周 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2018-06-08 - 公布日： 2021-06-04 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种全隔离型的NLDMOS器件和LDMOS功率器件的制造方法，该方法包括对介质层进行光刻去掉多余的介质层形成场效应氧化层，形成P型阱区和N型阱区，形成N型漏极漂移区和P型漏极漂移区，形成位于N型漏极漂移区下方的P型隔离结构，形成位于P型漏极漂移区下方的P型隔离结构，位于N型漏极漂移区下方的P型隔离结构的掺杂浓度大于位于P型漏极漂移区下方的P型隔离结构的掺杂浓度，在场效应氧化层之上形成栅极结构
nldmos 器件 ldmos 功率制造方法

[发明专利]一种GGNMOS结构-CN202210097232.8在审
发明人：庚润;田志;刘涛;姬峰 -专利权人：上海华力集成电路制造有限公司
申请日： 2022-01-27 - 公布日： 2022-05-13 - 主分类号： H01L27/02 文献下载
摘要：本发明提供一种GGNMOS结构，位于P型衬底区的第一高压P阱；第一高压P阱内的第一N阱；第一N型漂移区；第一N型重掺杂区；第一高压P阱两侧设有第二N阱；其中一个第二N阱上设有第二N型重掺杂区；第二N阱一侧设有P阱；P阱上设有第一P型重掺杂区；P阱一侧设有第二高压P阱；第二高压P阱内设有第二N型漂移区和P型漂移区；第二N型漂移区上设有第三N型重掺杂区；P型漂移区上设有第二P型重掺杂区；第二N型漂移区与P阱之间的第二高压P阱上设有栅极结构；本发明的N阱的掺杂浓度高于N型漂移区，有效的将雪崩击穿点由N型漂移区、高压P阱转移到了N阱与高压P阱，有效降低了触发电压。
一种 ggnmos 结构

[发明专利]集成半导体器件-CN201810842306.X有效
发明人：不公告发明人 -专利权人：深圳市南硕明泰科技有限公司
申请日： 2018-07-27 - 公布日： 2021-07-30 - 主分类号： H01L27/085 文献下载
摘要：本发明公开了一种集成半导体器件，其包括衬底，形成在衬底上的第一漂移区，依次形成在第一漂移区上的第一阱区、第二漂移区、第二阱区、第三漂移区，形成在第一阱区上的漏极，形成在第二漂移区上的第一绝缘层，形成在第二阱区和第二漂移区上的第一栅源部，形成在第三漂移区上的第二栅源部和第二绝缘层；第一栅源部包括第一栅极和第一源极，第一源极形成在第二阱区上，第一栅极的一端形成在第一绝缘层上，第一栅极的另一端形成在第二阱区上；第二栅源部包括第二栅极和第二源极，第二栅极形成在第二绝缘层上，第二源极形成在第三漂移区上。
集成半导体器件

[发明专利]LDMOS器件及其制作方法-CN201410065295.0在审
发明人：蒲贤勇;马千成;程勇;曹国豪 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-02-25 - 公布日： 2015-08-26 - 主分类号： H01L29/78 文献下载
摘要：该LDMOS器件包括：半导体衬底；设置于半导体衬底中的体区和漂移区；设置于半导体衬底上的栅极；设置于漂移区中的漏极；其中，漂移区还包括阻挡漂移区热载流子漂移的漂移阻挡部。本申请在漂移区设置的漂移阻挡部能阻挡热载流子向栅极方向漂移，不但能降低栅极下方的电场强度，而且使最强电场发生的位置向下移动从而远离栅极的栅氧化层。电场强度的降低，提高了漂移区的击穿电压、减少了碰撞电离的发生，即减少了热载流子产生的数量；又由于最强电场的位置下移，到达栅氧化层的距离增加，使实际作用于栅氧化层的热载流子数量减少，从而最终实现了阻碍热载流子作用的效果
ldmos 器件及其制作方法

首页
«上一页
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
下一页»
尾页
共 100000 条