“存储器阵列”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果9712509个，建议您升级VIP下载更多相关专利

[发明专利]电阻式存储器和操作存储器的方法-CN202010180860.3在审
发明人：白钟民;金真怜;辛埈昊 -专利权人：三星电子株式会社
申请日： 2020-03-16 - 公布日： 2021-01-19 - 主分类号： G11C13/00 文献下载
摘要：提供一种电阻式存储器和操作存储器的方法。所述电阻式存储器包括：存储器单元阵列、写入/读取电路和控制电路。存储器单元阵列包括多个电阻式存储器单元，所述多个电阻式存储器单元结合到多条字线和多条位线。写入/读取电路通过行解码器和列解码器结合到存储器单元阵列，写入/读取电路执行将写入数据写入存储器单元阵列的目标页中的写入操作，并通过将从目标页读取的读取数据与写入数据进行比较来验证写入操作。控制电路控制行解码器、列解码器和写入/读取电路中的至少一个，以基于地址根据从接入点到存储器单元阵列中的选择的存储器单元的距离控制选择的存储器单元经受的电阻。
电阻存储器操作方法

[发明专利]执行连续存取操作的非易失性存储装置及其操作方法-CN202110218981.7在审
发明人：申旻澈 -专利权人：爱思开海力士有限公司
申请日： 2021-02-26 - 公布日： 2022-01-28 - 主分类号： G11C7/06 文献下载
摘要：本公开提供的非易失性存储装置包括存储器单元阵列和存储器控制电路。存储器单元阵列包括多个子阵列，多个子阵列分别包括耦接至多个位线的多个存储器单元。存储器控制电路基于单个读取命令信号顺序地耦接至设置在各个子阵列上的至少一个位线，以顺序地存取与至少单个位线耦接的存储器单元。
执行连续存取操作非易失性存储装置及其操作方法

[发明专利]在存储器装置中的读取操作期间的电荷损失补偿-CN202210986595.7在审
发明人： V·V·卡尔鲁;M·皮卡尔迪;金泰贤;T·T·皮耶克尼 -专利权人：美光科技公司
申请日： 2022-08-17 - 公布日： 2023-02-17 - 主分类号： G11C16/26 文献下载
摘要：本公开涉及在存储器装置中的读取操作期间的电荷损失补偿。存储器装置中的控制逻辑在所述存储器装置的存储器阵列上发起读取操作并且执行校准操作以检测所述存储器阵列中的串电阻的改变。所述控制逻辑确定所述串电阻的改变是否可归因于所述存储器阵列中的电荷损失，并且响应于确定所述串电阻的改变可归因于所述存储器阵列中的电荷损失，使用经校准读取电压电平执行所述读取操作以从所述存储器阵列读取数据
存储器装置中的读取操作期间电荷损失补偿

[发明专利]用于重新配置双功能单元阵列的系统和方法-CN202080045663.9有效
发明人： D·J·古兹;W-T·刘 -专利权人：乔木有限责任合伙公司
申请日： 2020-04-20 - 公布日： 2023-03-28 - 主分类号： G11C15/00 文献下载
摘要：一种集成电路管芯元件，其包括：一个或多个现场可编程门阵列(FPGA)元件；可重新配置双功能存储器阵列，该可重新配置双功能存储器阵列包括多个可重新配置存储器阵列块，每个可重新配置存储器阵列块能够配置和重新配置为存储存储器阵列块或配置和重新配置为控制逻辑阵列块以用于控制一个或多个FPGA元件的至少一部分；以及控制逻辑电路，用于将每个可重新配置存储器阵列块配置为相应的存储器阵列块或配置为相应的逻辑阵列块以用于控制一个或多个FPGA元件。
用于重新配置功能单元阵列系统方法

[发明专利]存储器形状-CN201880027807.0在审
发明人： J·D·勒戴尔;I·小克劳福德 -专利权人：美光科技公司
申请日： 2018-04-25 - 公布日： 2019-12-13 - 主分类号： G06F12/02 文献下载
摘要：可接收存储器形状的用户定义且可根据所述存储器形状分配存储器阵列的多维连续物理部分。所述存储器形状的所述用户定义可包含所述存储器阵列的连续列的数量、所述存储器阵列的连续行的数量及所述存储器形状的主要维度。所述主要维度可对应于最初使存储于所述存储器形状中的数据跨越的维度。
存储器维度存储器阵列用户定义分配存储器接收存储器连续物理连续行多维存储

[发明专利]三步SONOS编程-CN200780035966.7无效
发明人：弗雷德里克·B·詹纳 -专利权人：赛普拉斯半导体公司
申请日： 2007-09-28 - 公布日： 2009-10-21 - 主分类号： G11C13/00 文献下载
摘要：一种在对存储器阵列应用编程电压进行包括三步工艺体编程的写操作，体擦除存储器阵列以及选择性的抑制存储器阵列的一个或多个存储器单元等时消除非易失性电荷俘获存储器件阵列过擦除的方法。
sonos 编程

[发明专利]针对存储器设备定制编程脉冲期间的电流幅度和持续时间-CN201910148338.4在审
发明人： K·班纳吉;L·刘;S·兰格恩 -专利权人：英特尔公司
申请日： 2019-02-28 - 公布日： 2019-10-11 - 主分类号： G11C7/12 文献下载
摘要：描述了用于存储器设备的技术。存储器设备可以包括存储器单元的阵列和存储器控制器。存储器控制器可以接收对存储器单元的阵列内的存储器单元进行编程的请求。存储器控制器可以基于存储器单元的存取极性、存储器单元的先前写入周期的数量以及存储器单元与存储器单元的阵列内的字线/位线解码器之间的电气距离来针对编程设定脉冲选择电流幅度和电流幅度的持续时间。存储器控制器可以响应于该请求而启动编程设定脉冲，以对存储器单元的阵列内的存储器单元进行编程。可以在编程设定脉冲期间施加所选择的电流幅度和所选择的电流幅度的持续时间。
存储器单元电流幅度存储器控制器编程存储器设备位线解码器编程脉冲电气距离脉冲期间脉冲选择时间描述写入周期脉冲字线存取施加响应

[发明专利]存储器装置-CN202011000293.5在审
发明人：陈士弘 -专利权人：旺宏电子股份有限公司
申请日： 2020-09-22 - 公布日： 2022-02-22 - 主分类号： H01L25/18 文献下载
摘要：本发明提供一种存储器装置，包括周边晶圆、存储器阵列芯片堆叠以及多个第一导电接触。周边晶圆具有功能表面。存储器阵列芯片堆叠设置于周边晶圆上且具有功能表面。周边晶圆的功能表面面对存储器阵列芯片堆叠的功能表面，且存储器阵列芯片堆叠的第一侧为阶梯形状配置。第一导电接触设置于存储器阵列芯片堆叠的第一侧，且位于周边晶圆的功能表面与存储器阵列芯片堆叠的功能表面之间，并连接周边晶圆的功能表面及存储器阵列芯片堆叠的功能表面。
存储器装置

[发明专利]SRAM存储器件、存储器输入输出及其方法-CN201910222199.5有效
发明人：迈克尔·克林顿;布莱恩·大卫·薛菲尔德;蔡孟航;拉赞德·辛格 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-03-22 - 公布日： 2022-04-19 - 主分类号： G11C11/412 文献下载
摘要：存储器件包括具有第一子阵列和第二子阵列的存储器单元的阵列。多条位线连接至存储器单元，并且IO块位于第一子阵列和第二子阵列之间。位线从存储器件的第一子阵列和第二子阵列直接延伸至IO块。IO块还包括数据输入端子和数据输出端子，其中数据输入端子和数据输出端子被配置为经由多条位线接收要写入存储器单元的阵列的数据并且输出从存储器单元读取的数据。本发明的实施例还提供了存储器输入输出及其方法。
sram 存储器件存储器输入输出及其方法

[发明专利]多信道存储器阵列的图案产生-CN202111105694.1在审
发明人：辛尚勋 -专利权人：美光科技公司
申请日： 2021-09-22 - 公布日： 2022-03-29 - 主分类号： G11C29/12 文献下载
摘要：本申请涉及多信道存储器阵列的图案产生。装置可包含存储器阵列和用于测试所述存储器阵列的电路。所述存储器阵列可包含第一存储器单元集合和第二存储器单元集合，所述第一存储器单元集合与第一信道耦合且所述第二存储器单元集合与第二信道耦合。所述电路可与所述存储器阵列耦合且可包含图案产生器和输出响应分析器。所述图案产生器可配置成在以单图案模式操作时选择性地输出单个图案或在以多图案模式操作时选择性地输出多个图案。所述输出响应分析器配置成至少部分地基于由所述图案产生器输出的图案而确定所述存储器阵列是否包含一或多个错误。
信道存储器阵列图案产生

[发明专利]存储器阵列中的错误校正方法-CN202010288375.8有效
发明人：池育德;李嘉富;刘建瑛;史毅骏;陈冠均;杨学之;吕士濂 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-06-28 - 公布日： 2022-06-28 - 主分类号： G11C29/42 文献下载
摘要：本发明的实施例提供了一种校正存储器阵列中的错误的方法。该方法包括：配置具有第一纠错码(ECC)的第一存储器阵列以提供存储在所述第一存储器阵列中的一组数据的错误校正，从而生成第一组数据，所述第一存储器阵列包括布置为多行和多列的第一组存储器单元，所述第一组存储器单元中的一行存储器单元包括第一组存储器字，所述第一组存储器字中的每个字包括第一组比特；将第二组数据存储在第二存储器阵列中，所述第二组数据至少包括所述第一组数据的副本，所述第二存储器阵列包括布置为多行和多列的第二组存储器单元；对所述第一存储器阵列和所述第二存储器阵列实施回流工艺
存储器阵列中的错误校正方法

[发明专利]非易失性存储器阵列字线重试擦除及阈值电压恢复的方法-CN200810100703.6有效
发明人：洪俊雄;史毅骏 -专利权人：旺宏电子股份有限公司
申请日： 2008-05-16 - 公布日： 2008-11-19 - 主分类号： G11C16/14 文献下载
摘要：本发明公开了一种用于擦除以及恢复存储器阵列的方法。存储器阵列包括存储单元的多个扇区。在擦除存储器阵列的扇区后，检查存储器阵列的所有存储单元，以发现存储器阵列的其它未擦除扇区中的已编程存储单元。若发现已编程存储单元，则编程并验证已编程存储单元，直至已编程存储单元的阈值电压达到编程验证电压。
非易失性存储器阵列重试擦除阈值电压恢复方法

[发明专利]存储器阵列器件及其制造方法-CN202110660409.6在审
发明人：尹煜峰;彭泰彦;张安胜;蔡瀚霆;傅强;林仲德 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-06-15 - 公布日： 2021-10-01 - 主分类号： H01L43/08 文献下载
摘要：存储器阵列器件包括：存储器单元阵列，位于衬底上方；存储器层级介电层，横向围绕存储器单元阵列；以及顶部互连金属线，沿水平方向横向延伸并且接触存储器单元内的相应行的顶部电极。平坦化存储器单元的顶部电极以提供与存储器层级介电层的顶面共面的顶面。顶部互连金属线不在包括存储器层级介电层的顶面的水平面下方延伸，并且防止顶部互连金属线和存储器单元的组件之间的电短路。本申请的实施例还涉及制造存储器阵列器件的方法。
存储器阵列器件及其制造方法

[发明专利]存储器装置中的信号开发高速缓冲存储-CN201980084212.3在审
发明人： D·A·尤达诺夫;S·K·贾因 -专利权人：美光科技公司
申请日： 2019-12-20 - 公布日： 2021-07-30 - 主分类号： G11C7/08 文献下载
摘要：本发明描述与存储器装置中的信号开发高速缓冲存储相关的方法、系统及装置。在一个实例中，根据所描述技术的存储器装置可包含存储器阵列、感测放大器阵列及信号开发高速缓冲存储器，所述信号开发高速缓冲存储器经配置以存储与可存储在所述存储器阵列处(例如，根据各种读取或写入操作)的逻辑状态(例如，存储器状态)相关联的信号(例如，高速缓冲存储器信号、信号状态)。在各种实例中，存取所述存储器装置可包含基于所述存储器装置的各种映射或操作而从所述信号开发高速缓冲存储器或所述存储器阵列或者两者存取信息。
存储器装置中的信号开发高速缓冲存储

[发明专利]共享操作数的垂直和水平广播-CN202180064979.7在审
发明人：艾伦·H·拉什;赛提什·拉古杜;迈克尔·曼特;阿伦·瓦迪亚纳坦·安南塔纳拉扬;普拉萨德·纳加布沙南加里;马克西姆·V·卡扎科夫 -专利权人：超威半导体公司
申请日： 2021-09-24 - 公布日： 2023-07-11 - 主分类号： G06F9/28 文献下载
摘要：阵列处理器包括以行和列分布的处理器元件阵列。处理器元件阵列对参数值执行操作。阵列处理器还包括存储器接口，其将参数值的集合广播到处理器元件阵列的行和列的互斥子集。在一些情况下，阵列处理器包括：单指令多数据(SIMD)单元，其包括对应行中的处理器元件阵列的子集；工作组处理器(WGP)，其包括SIMD单元的子集二以及存储器结构，其被配置为与存储参数值的外部存储器互连存储器接口将参数值广播到SIMD单元，该SIMD单元包括与存储器接口相关联的行中的处理器元件阵列和跨WGP中的SIMD单元实施的处理器元件阵列的列。存储器接口经由存储器结构从外部存储器存取参数值。
共享作数垂直水平广播