“存储器阵列”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果9712509个，建议您升级VIP下载更多相关专利

[发明专利]集成电路、存储器电路及用于数据存取的方法-CN202210465720.X在审
发明人：汤志栋;林志丰 -专利权人：华邦电子股份有限公司
申请日： 2022-04-29 - 公布日： 2023-03-14 - 主分类号： G11C11/4076 文献下载
摘要：本发明提供一种集成电路、存储器电路及用于数据存取的方法。存储器电路包括存储器单元阵列及输入/输出连接界面。输入/输出连接界面耦合到存储器单元阵列。输入/输出连接界面被配置用于耦合到外部信号线，以从外部存储器控制器直接接收晶体管级操作信号，以用于存取存储器单元阵列中的数据。
集成电路存储器电路用于数据存取方法

[发明专利]存储器单元的修复-CN200580015455.X有效
发明人：格里高利·P·麦科尔 -专利权人：美国模拟器件公司
申请日： 2005-05-12 - 公布日： 2007-04-25 - 主分类号： G11C29/00 文献下载
摘要：一种存储器设备包括至少一个具有数据列的存储器单元的子阵列(206、208、210、212)和至少一个具有备用列的备用子阵列(202、204)。在一实施方式中，存储器单元的子阵列和具有备用列的子阵列是同样的子阵列。使用自备用子阵列的一单独元素可修复存储器单元的子阵列中的单独元素。
存储器单元修复

[发明专利]用于多级单元的非易失性存储器的加速软读取-CN201310289856.0有效
发明人：陈振岗;钟浩 -专利权人： LSI公司
申请日： 2013-07-11 - 公布日： 2018-11-02 - 主分类号： G11C16/26 文献下载
摘要：本公开涉及用于多级单元的非易失性存储器的加速软读取。存储器件包括包含多级存储单元的存储器阵列，以及与存储器阵列耦接的控制电路。控制电路被配置成对存储器阵列的至少一部分执行加速软读取操作。针对存储器阵列的非上页的加速软读取操作中的给定的加速软读取操作包括针对存储器阵列的对应上页的至少一个硬读取操作。
用于多级单元非易失性存储器加速读取

[发明专利]减少与便携低廉及耐振存储模块的互连数量的方法-CN02140563.8无效
发明人： C·陶西格 -专利权人：惠普公司
申请日： 2002-07-01 - 公布日： 2003-02-05 - 主分类号： G11C11/00 文献下载
摘要：一种方法和装置，用于减少存储模块和接口电路之间的互连的数量，它包括具有多个存储器层和一个寻址电路的存储模块，其中，存储器层是作为存储元件阵列的层而形成的。此外，多个存储器层中的每一个均包括存储器阵列电路和调制电路。存储器阵列电路是交叉点存储器阵列电路。调制电路接收从阵列传送的信号，并将该信号扩展到一个频谱。调制电路是连接到整流电路的带通滤波器。多个存储器层中的每一个均连接到多路复用/去多路复用电路，进一步减少了存储模块和接口/控制电路之间所需连接的数量。
减少便携低廉存储模块互连数量方法

[发明专利]用于存储器装置上的读取和编程验证操作的源极偏置温度补偿-CN202211655553.1在审
发明人： R·R·普拉卡什;卢景煌 -专利权人：美光科技公司
申请日： 2022-12-21 - 公布日： 2023-06-23 - 主分类号： G11C16/34 文献下载
摘要：本申请涉及用于存储器装置上的读取和编程验证操作的源极偏置温度补偿。存储器装置中的控制逻辑接收对所述存储器装置的存储器阵列执行存储器存取操作的请求，并且确定所述存储器装置的操作温度。所述控制逻辑进一步基于所述操作温度而修改源极电压信号的默认量值以形成经修改源极电压信号，致使所述经修改源极电压信号应用于所述存储器阵列，并且对所述存储器阵列执行所述存储器存取操作。
用于存储器装置读取编程验证操作偏置温度补偿

[发明专利]一种嵌入式FPGA存储电路及其控制方法-CN202110012407.6在审
发明人：汪泳江 -专利权人：旋智科技（深圳）有限公司
申请日： 2021-01-06 - 公布日： 2021-04-20 - 主分类号： G11C11/417 文献下载
摘要：本发明公开了一种嵌入式FPGA存储电路及其控制方法，包括：CMOS存储拓扑阵列、位线阵列和字线阵列，所述CMOS存储拓扑阵列包括M行×N列的存储器，所述位线阵列包括N个位线单元，字线阵列包括M个字线单元；每个字线单元控制一行存储器，每个位线单元控制一列存储器；每个所述存储器包括相连的传输门和存储单元；每个字线单元的字线P控制端与所在行的每个存储器的所述传输门的PMOS控制端相连；所述每个字线单元的字线N控制端与所在行的每个存储器的所述传输门的NMOS控制端相连；每个字线单元的本地线控制端与所在行的每个存储器的存储单元控制端相连；每个位线单元的位线控制端与所在列的每个存储器的所述传输门的读写控制端相连
一种嵌入式 fpga 存储电路及其控制方法

[实用新型]一种嵌入式FPGA存储电路-CN202120022164.X有效
发明人：汪泳江 -专利权人：旋智科技（深圳）有限公司
申请日： 2021-01-06 - 公布日： 2021-09-14 - 主分类号： G11C11/417 文献下载
摘要：本实用新型公开了一种嵌入式FPGA存储电路及其控制方法，包括：CMOS存储拓扑阵列、位线阵列和字线阵列，所述CMOS存储拓扑阵列包括M行×N列的存储器，所述位线阵列包括N个位线单元，字线阵列包括M个字线单元；每个字线单元控制一行存储器，每个位线单元控制一列存储器；每个所述存储器包括相连的传输门和存储单元；每个字线单元的字线P控制端与所在行的每个存储器的所述传输门的PMOS控制端相连；所述每个字线单元的字线N控制端与所在行的每个存储器的所述传输门的NMOS控制端相连；每个字线单元的本地线控制端与所在行的每个存储器的存储单元控制端相连；每个位线单元的位线控制端与所在列的每个存储器的所述传输门的读写控制端相连
一种嵌入式 fpga 存储电路

[发明专利]使用新兴非易失性存储器元件及快闪存储器-CN201080026842.4有效
发明人：拉明·古德西 -专利权人：美光科技公司
申请日： 2010-06-04 - 公布日： 2012-11-28 - 主分类号： G11C11/00 文献下载
摘要：本发明提供存储器装置及操作存储器装置的方法，例如涉及用新兴非易失性存储器(NV)元件取代典型静态及/或动态组件的存储器架构的那些存储器装置及方法。所述新兴NV存储器元件可取代常规锁存器，可充当快闪存储器阵列与外部装置之间的高速度接口，且还可用作快闪存储器阵列的高性能高速缓冲存储器。
使用新兴非易失性存储器元件闪存

[发明专利]半导体存储器装置-CN201911356689.0在审
发明人：李相宪;许炫 -专利权人：爱思开海力士有限公司
申请日： 2019-12-25 - 公布日： 2020-11-20 - 主分类号： G11C5/02 文献下载
摘要：提供一种半导体存储器装置。该半导体存储器装置包括：存储器单元阵列，其设置在基板上；位线，其连接至存储器单元阵列；外围电路，其设置在存储器单元阵列和基板之间，外围电路包括晶体管；导线，其设置在存储器单元阵列和晶体管之间；下连接结构
半导体存储器装置

[发明专利]用于存储器的程序暂停和恢复的控制方法与控制器-CN202210301825.1在审
发明人：杜智超;王瑜;李海波;姜柯;田野 -专利权人：长江存储科技有限责任公司
申请日： 2020-05-19 - 公布日： 2022-07-15 - 主分类号： G11C16/10 文献下载
摘要：一种用于存储器阵列的控制方法，该控制方法包括：在编程阶段中对存储器阵列的位单元进行编程；以及在放电阶段中对存储器阵列的位单元进行放电；其中，编程阶段包括：利用多个编程电压脉冲对存储器阵列的位单元进行编程；其中，放电阶段包括：隔离存储器阵列的位单元的选择线；以及生成对存储器阵列的位单元的编程电压脉冲；其中，编程阶段可以是在放电阶段之后通过暂停命令被暂停到暂停阶段的；其中，暂停命令是在多个编程电压脉冲中的一个编程电压脉冲期间接收的
用于存储器程序暂停恢复控制方法控制器

[发明专利]非易失性存储器的直通阵列布线-CN201580025734.8有效
发明人： D.蒂姆高达;R.林赛;M.李 -专利权人：英特尔公司
申请日： 2015-05-13 - 公布日： 2020-08-11 - 主分类号： H01L27/1157 文献下载
摘要：描述用于在非易失性存储器中对接入线布线的技术。在一些实施例中，技术包括在非易失性存储器中的存储器阵列的一部分中形成一个或多个直通阵列通孔，例如在阵列区或外围区中。一个或多个接入线可通过直通阵列通孔布线，而不是在存储器阵列的阵列或外围区上方或下方的区内。这可以实现备选布线配置，并且可实现对额外接入线布线而不使非易失性存储器的块高度增加或大致增加。还描述采用这样的技术的非易失性存储器。
非易失性存储器直通阵列布线

[发明专利]用于存储器的程序暂停和恢复的控制方法与控制器-CN202080001162.0有效
发明人：杜智超;王瑜;李海波;姜柯;田野 -专利权人：长江存储科技有限责任公司
申请日： 2020-05-19 - 公布日： 2022-03-15 - 主分类号： G11C16/10 文献下载
摘要：一种用于存储器阵列的控制方法，该控制方法包括：在编程阶段中对存储器阵列的位单元进行编程；以及在放电阶段中对存储器阵列的位单元进行放电；其中，编程阶段包括：利用多个编程电压脉冲对存储器阵列的位单元进行编程；其中，放电阶段包括：隔离存储器阵列的位单元的选择线；以及生成对存储器阵列的位单元的编程电压脉冲；其中，编程阶段可以是在放电阶段之后通过暂停命令被暂停到暂停阶段的；其中，暂停命令是在多个编程电压脉冲中的一个编程电压脉冲期间接收的
用于存储器程序暂停恢复控制方法控制器

[发明专利]用于非易失性存储器的自动节电待机控制的装置和方法-CN200810099547.6有效
发明人：克里斯托弗·海德;恩里科·卡列里 -专利权人：英特尔公司
申请日： 2003-10-29 - 公布日： 2008-10-01 - 主分类号： G11C16/30 文献下载
摘要：一种非易失性存储器阵列，例如闪存阵列，可以包括节电电路，以控制非易失性存储器阵列的待机模式。在非易失性存储器阵列的至少一个或多个输入端没有活动的情况下，节电电路可以使非易失性存储器阵列置入待机模式。通过减少非易失性存储器阵列的工作电流，不需要处理器的介入就能自动节省功率。自动节电电路可以向待机电路的输入端提供芯片使能输出，来控制待机电路的运行，而不需要来自处理器的显式待机命令。
用于非易失性存储器自动节电待机控制装置方法

[发明专利]非易失性存储器的自动节电待机控制-CN200380100432.X有效
发明人：克里斯托弗·海德;恩里科·卡列里 -专利权人：英特尔公司
申请日： 2003-10-29 - 公布日： 2005-11-02 - 主分类号： G06F1/32 文献下载
摘要：一种非易失性存储器阵列，例如闪存阵列，可以包括节电电路，以控制非易失性存储器阵列的待机模式。在非易失性存储器阵列的至少一个或多个输入端没有活动的情况下，节电电路可以使非易失性存储器阵列置入待机模式。通过减少非易失性存储器阵列的工作电流，不需要处理器的介入就能自动节省功率。自动节电电路可以向待机电路的输入端提供芯片使能输出，来控制待机电路的运行，而不需要来自处理器的显式待机命令。
非易失性存储器自动节电待机控制

[发明专利]具有由衬底沟槽中的间隔物形成的浮动栅极的非易失性存储器单元的阵列-CN200780034366.9有效
发明人：尼玛·穆赫莱斯 -专利权人：桑迪士克股份有限公司
申请日： 2007-09-13 - 公布日： 2009-08-26 - 主分类号： H01L21/28 文献下载
摘要：为了减小由给定数目的快闪存储器单元的阵列占用的集成电路面积，沿着衬底沟槽(60、61)的侧壁定位浮动栅极电荷存储元件(103、105、111、113)，其优选由经掺杂多晶硅间隔物形成。作为一实例，双浮动栅极存储器单元的阵列包含具有此结构的单元。存储器单元的NAND阵列是此单元结构的应用的另一实例。所述存储器单元和阵列结构广泛应用于各种特定NOR和NAND存储器单元阵列架构。
具有衬底沟槽中的间隔形成浮动栅极非易失性存储器单元阵列