“存储器阵列”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果9712509个，建议您升级VIP下载更多相关专利

[发明专利]可做内乘积运算的存储器储存装置及其操作方法-CN201811653746.7有效
发明人：魏旻良 -专利权人：旺宏电子股份有限公司
申请日： 2018-12-29 - 公布日： 2023-04-07 - 主分类号： G06F17/15 文献下载
摘要：实现内乘积运算的存储器储存装置包括：一存储器阵列，接收一输入，以得到一单元电流，其中，该单元电流相关于该输入及该存储器阵列的多个存储器单元的多个转导；一参考阵列，输出一参考电流；一模拟数字转换单元，耦接至该存储器阵列与该参考阵列，该模拟数字转换单元根据该参考阵列的该参考电流对该存储器阵列的该单元电流进行模拟数字转换而得到一数字输出；以及一存储器控制器，耦接至该模拟数字转换单元，该存储器控制器将该输入累加，以得到一输入累加值，该存储器控制器对该输入累加值进行移位成一移位后输入累加值，该存储器控制器对该模拟数字转换单元的该数字输出与该移位后输入累加值相减，以得到一输出。
可做内乘积运算存储器储存装置及其操作方法

[发明专利]存储器装置中的信号开发高速缓冲存储-CN201980084236.9在审
发明人： D·A·尤达诺夫;S·K·贾因 -专利权人：美光科技公司
申请日： 2019-12-20 - 公布日： 2021-07-30 - 主分类号： G06F12/0871 文献下载
摘要：本发明描述与存储器装置中的信号开发高速缓冲存储相关的方法、系统及装置。在一个实例中，根据所描述技术的存储器装置可包含存储器阵列、感测放大器阵列及信号开发高速缓冲存储器，所述信号开发高速缓冲存储器经配置以存储与可存储于所述存储器阵列处(例如，根据各种读取或写入操作)的逻辑状态(例如，存储器状态)相关联的信号(例如，高速缓冲存储器信号、信号状态)。所述存储器装置还可包含控制器，所述控制器经配置以确定与所述存储器阵列的地址相关联的数据是否存储于所述信号开发高速缓冲存储器的一或多个高速缓冲存储器块中。作为实例，所述存储器装置可基于与所述存储器阵列的所述地址相关联的映射信息而确定所述数据是否存储于所述信号开发高速缓冲存储器的一或多个高速缓冲存储器块中。
存储器装置中的信号开发高速缓冲存储

[发明专利]非易失性半导体存储器装置及其写入方法-CN201210272156.6有效
发明人：妹尾真言;荒川秀贵;白田理一郎 -专利权人：力晶科技股份有限公司
申请日： 2012-08-01 - 公布日： 2013-07-10 - 主分类号： G11C16/06 文献下载
摘要：一种非易失性半导体存储器装置及其写入方法。该非易失性半导体存储器装置包括：一非易失性的存储器单元阵列；以及一控制电路，用以控制该存储器单元阵列的写入。在擦除已写入存储器单元的数据的擦除处理之前或之后，上述控制电路检测写入至上述存储器单元阵列时的写入速度，决定每区块或每字线的对应该写入速度的写入开始电压，存储上述所决定的写入开始电压于上述存储器单元阵列，以及从上述存储器单元阵列读出写入开始电压以写入预定数据。
非易失性半导体存储器装置及其写入方法

[发明专利]用于先进的SRAM设计以避免半选问题的新型3D结构-CN201310547975.1有效
发明人：陈建源;黄健羽;谢豪泰 -专利权人：台湾积体电路制造股份有限公司
申请日： 2013-11-06 - 公布日： 2017-09-12 - 主分类号： G11C11/413 文献下载
摘要：本发明公开了一种新型静态随机存取存储（SRAM）器件，包括多个存储器阵列层，其中的一层垂直地设置在另一层的上方；设置在每个存储器阵列层上的层译码器电路；设置在每个层阵列层上的字线驱动器电路；多个互补位线对，每个互补位线对都垂直地延伸以连接每个存储器阵列层中的存储单元。每个存储器阵列层都包括设置在其上的多个存储单元和字线。每根字线都连接至其所在的存储器阵列层上的多个存储单元。每个层译码器电路都被配置为对SRAM地址的一部分进行译码，以选择存储单元所在的存储器阵列层，如果SRAM地址与层译码器电路所在的存储器阵列层上的存储单元相对应。每个字线驱动器电路都被配置为驱动其所在的存储器阵列层上的字线。
用于先进 sram 设计避免问题新型结构

[发明专利]半导体存储器-CN00105587.9无效
发明人：德田君仁 -专利权人：恩益禧电子股份有限公司
申请日： 2000-03-29 - 公布日： 2004-01-21 - 主分类号： G11C7/00 文献下载
摘要：一种用于控制写入存储器单元阵列内的存储器单元的运算控制电路，该电路设置在存储器单元阵列和数据输入和输出缓冲器之间。在读周期激活/ORE信号或/ANDE信号和WE信号时，运算控制电路在存储在存储器单元阵列的数据和要写入存储器单元阵列的数据之间进行或运算或者与运算，并且根据上述逻辑运算结果将数据输入缓冲器内的数据写入存储器单元阵列
半导体存储器

[发明专利]高密度小型存储器阵列的系统及其制造方法-CN200710002142.1有效
发明人：徐子轩;李明修;吴昭谊;郭明昌 -专利权人：旺宏电子股份有限公司
申请日： 2007-01-04 - 公布日： 2007-07-25 - 主分类号： H01L21/8247 文献下载
摘要：一种包含垂直存储器单元的存储器阵列，在单元之间不需要任何的隔绝层。因此，可形成一种非常小型化、高密度的存储器阵列。存储器阵列中的每一存储器单元则配置为每单元可储存四位数据。多阶电荷技术则用以增加每个单元的位数，进而增加存储器阵列的密度。
高密度小型存储器阵列系统及其制造方法

[发明专利]存储装置及其读取操作方法-CN202110590406.X在审
发明人：徐准浩;康淑恩;李度暻;李柱元 -专利权人：三星电子株式会社
申请日： 2021-05-28 - 公布日： 2022-01-18 - 主分类号： G11C8/08 文献下载
摘要：提供一种存储装置及其读取操作方法。所述存储装置包括：非易失性存储器装置，包括非易失性存储器单元阵列和OTP存储器单元阵列，非易失性存储器单元阵列包括包含顺序堆叠的第一存储器单元和第二存储器单元的串，OTP存储器单元阵列存储参考计数值，第一存储器单元和第二存储器单元分别连接到第一字线和第二字线；控制器，包括生成第一存储器单元的读取命令的处理器；和读取电平生成器，包括：计数器，接收读取命令并计算连接到第二字线的存储器单元的截止单元计数值；比较器，从OTP存储器单元阵列接收第一参考计数值，将截止单元计数值与第一参考计数值进行比较以确定第二存储器单元的阈值电压移位，并基于阈值电压移位确定第一存储器单元的读取电平。
存储装置及其读取操作方法

[发明专利]半导体存储器器件和用于操作半导体存储器器件的方法-CN200810110250.5无效
发明人：柏浩太郎 -专利权人：索尼株式会社
申请日： 2008-06-23 - 公布日： 2008-12-24 - 主分类号： G11C11/4093 文献下载
摘要：半导体存储器器件，包括：存储器阵列部件，配置来用作信息存储区域；和接口部件，配置来在外部存储器控制器和存储器阵列部件之间交互。存储器阵列部件和所述接口部件被密封在封装中。接口部件具有基于一对一关系与多个存储器类型对应的多个接口模块。该方法包括步骤：根据遵循正在连接的外部存储器控制器的规范的存储器类型选择多个接口模块之一；和响应于由外部存储器控制器发出的写入或读取请求，使所选择的接口模块存取存储器阵列部分，以进行写入或读取操作。
半导体存储器器件用于操作方法

[发明专利]存储器装置及其操作方法-CN202110293503.2在审
发明人：王匀远;李岱萤 -专利权人：旺宏电子股份有限公司
申请日： 2021-03-16 - 公布日： 2022-09-09 - 主分类号： G11C13/00 文献下载
摘要：本发明公开了一种存储器装置及其操作方法。存储器装置包括：一存储器阵列，具有多个存储器单元；多个位线，耦接至该存储器阵列；多个字线，耦接至该存储器阵列；以及多个电导可控单元，耦接至该存储器阵列，其中，这些存储器单元的一存储器单元群组与这些电导可控单元的至少一电导可控单元形成一逻辑运算单元
存储器装置及其操作方法

[发明专利]快闪存储器存储装置及其读取方法-CN201710695253.9有效
发明人：何文乔 -专利权人：华邦电子股份有限公司
申请日： 2017-08-15 - 公布日： 2021-07-06 - 主分类号： G11C16/26 文献下载
摘要：本发明提供一种快闪存储器存储装置及其读取方法。快闪存储器存储装置包括存储器晶胞阵列以及存储器控制电路。存储器晶胞阵列包括至少一个存储器晶胞串。存储器晶胞串耦接在比特线及源极线之间。存储器控制电路耦接至存储器晶胞阵列，用以在读取期间控制存储器晶胞阵列的读取操作。读取期间包括预充电期间以及放电期间。在预充电期间，源极线经由信号传递路径对比特线进行预充电操作。信号传递路径包括存储器晶胞串。
闪存存储装置及其读取方法

[发明专利]存储器系统-CN202210696772.8在审
发明人：柴崎健太;进藤佳彦;平嶋康伯;菅原昭雄;长坂繁辉;中村大;萩原洋介 -专利权人：铠侠股份有限公司
申请日： 2022-06-20 - 公布日： 2023-09-22 - 主分类号： G11C16/26 文献下载
摘要：实施方式提高存储器系统的处理能力。根据实施方式，存储器系统包括包含存储单元阵列(111)的存储器芯片(11)、及控制存储器芯片的存储器控制器(20)。在存储单元阵列中，存储在存储器芯片启动时执行的第1动作(POR)中所使用的第1数据(芯片启动数据)。存储器芯片在从存储器控制器接收到第1数据的情况下，在第1动作中不从存储单元阵列读出第1数据，而在未从存储器控制器接收到第1数据的情况下，在第1动作中从存储单元阵列读出第1数据。
存储器系统

[发明专利]一种相变随机存储器阵列与外围电路芯片的集成方法-CN201210074222.9有效
发明人：缪向水;周娇;周文利 -专利权人：华中科技大学
申请日： 2012-03-20 - 公布日： 2012-08-15 - 主分类号： H01L21/82 文献下载
摘要：本发明属于微纳电子学技术领域，涉及一种相变随机存储器阵列与CMOS流片外围电路芯片的集成方法，包括：将外围电路芯片上顶层金属阵列或/和顶层钨塞阵列的钝化层去掉；保留顶层金属阵列，或去掉顶层金属阵列并保留顶层金属层与次顶层金属层之间的顶层钨塞阵列；外围电路芯片顶层表面待集成存储器阵列的区域以外的位置制作定标符号；将存储器阵列的下电极层制作在顶层金属阵列或者顶层钨塞阵列上面，然后依次制作存储器阵列其他各层，实现外围电路芯片与存储器阵列的集成。这样可以进一步研究CMOS工艺与相变随机存储器的兼容性、CMOS寄生效应对相变随机存储器的影响等问题，对相变随机存储器走向实用化，商业化具有较大的意义。
一种相变随机存储器阵列外围电路芯片集成方法

[发明专利]一种存储器和存储器存储方法-CN201410345319.8在审
发明人：苏志强;丁冲;张君宇;张现聚 -专利权人：北京兆易创新科技股份有限公司
申请日： 2014-07-18 - 公布日： 2016-02-03 - 主分类号： G11C17/00 文献下载
摘要：本发明公开了一种存储器和存储器存储方法，所述存储器包括多个存储模块，所述存储模块包括主存储阵列和虚假存储阵列；所述主存储阵列，用于存储信息；所述虚假存储阵列，包括第一虚假字线块和第二虚假字线块，所述虚假存储阵列作为一次性编程只读存储区域，用于存储数据，其中，所述第一虚假字线块和所述第二虚假字线块分别位于所述主存储阵列的顶部和底部。本发明提供的一种存储器和存储器存储方法，通过将虚假存储阵列作为一次性编程只读存储区域，用于存储芯片信息、芯片标识、接口信息和用户信息，以去除现有存储器的OTP区域，节省了存储器芯片面积以及降低了芯片成本
一种存储器存储方法

[发明专利]一次性可编程存储器仿真-CN200910160889.9无效
发明人：马希德·卡布沙;卡里纳·勒福尔;让-帕斯卡尔·马拉宁基 -专利权人：爱特梅尔公司
申请日： 2009-07-31 - 公布日： 2010-02-10 - 主分类号： G06F12/14 文献下载
摘要：本文件揭示一次性可编程(“OTP”)存储器仿真及执行所述一次性可编程存储器仿真的方法。可通过响应于将数据写入到OTP存储器位置的指令管理对存储器阵列的读取及写入且选择性地设定对应于所述存储器位置的安全性旗标来仿真OTP存储器。所述存储器阵列可以是包括多个存储器页的NAND快闪存储器阵列。所述存储器阵列可由可包括多个存储器页的存储器块界定。当接收到OTP写入指令时，可从第一存储器页中读取先前存储的数据，将其与新数据组合且存储到目标存储器页。可设定安全性旗标以防止所述目标页在擦除之前被重新编程。
一次性可编程存储器仿真

[发明专利]用于受管理存储器的高级断电通知-CN202210446633.X在审
发明人： V·雷纳;霍斌斌 -专利权人：美光科技公司
申请日： 2022-04-26 - 公布日： 2022-11-22 - 主分类号： G11C5/14 文献下载
摘要：本申请涉及受管理存储器的高级断电通知。设备可包含：包括多个存储器单元的存储器阵列，和与所述存储器阵列耦合的控制器。所述控制器可经配置以接收指示从所述存储器阵列的第一状态到所述存储器阵列的第二状态的转变的通知。所述通知可包含值，所述值包括多个位且对应于直到所述存储器阵列的电源被去激活为止剩余的最小持续时间。所述控制器还可根据至少部分地基于与所述存储器阵列相关联的参数以及接收包括所述值的所述通知而确定的次序来执行多个操作。
用于管理存储器高级断电通知

首页
«上一页
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
下一页»
尾页
共 100000 条