|
钻瓜专利网为您找到相关结果 785个,建议您 升级VIP下载更多相关专利
- [发明专利]半导体存储装置-CN201910743609.0有效
-
野吕宽洋;越智悠介;杉本贵宏;金川直晃
-
铠侠股份有限公司
-
2019-08-13
-
2023-10-27
-
G11C16/26
- 实施方式提供一种能提高可靠性的半导体存储装置。根据实施方式,本发明的半导体存储装置具备:主数据总线(MDB),包含能在具有多个存储单元的存储单元阵列与串行/并行转换电路(12)之间分别并列传输数据信号的第1及第2数据线(200);第1及第2中继缓冲器电路(19),设置在第1数据线;及第3中继缓冲器电路(19),设置在第2数据线(200)。主数据总线包含第1配线部,该第1配线部是沿着第1方向而设置,第1及第2缓冲器相互分隔而设置在第1配线部中的第1数据线,第3缓冲器设置在第1配线部中的第2数据线,第1至第3缓冲器的沿着第1方向的位置互不相同。
- 半导体存储装置
- [发明专利]半导体存储装置-CN202210936472.2在审
-
萩原洋介;白石圭
-
铠侠股份有限公司
-
2022-08-05
-
2023-10-24
-
G11C16/26
- 本发明提供一种半导体存储装置,尽管构成为能够进行切换信号的占空比的修正,却仍能抑制大型化。半导体存储装置(2)具备:比较器(51),产生并输出与来自外部的读取赋能信号(RE)同步切换的信号(RE_in);及修正电路(60),调整信号(RE_in)的占空比。修正电路(60)具有与比较器(51)的第1输出部(513)连接的可变电流源(61)、及与比较器(51)的第2输出部(514)连接的可变电流源(62),通过调整从电流源(61、62)输出的电流的大小,来调整信号(/RE_c、RE_c)的占空比。
- 半导体存储装置
- [发明专利]嵌入式快闪存储单元数据读取电路-CN202010210569.6有效
-
黄明永;肖军
-
上海华虹宏力半导体制造有限公司
-
2020-03-24
-
2023-10-20
-
G11C16/26
- 本申请涉及存储器技术领域,具体涉及一种嵌入式快闪存储单元数据读取电路。包括:开关电路、电流钳位电路、电流镜像电路、参考电流源、预充电电路和比较电路;开关电路包括传输门,传输门的一传输端通过位线连接嵌入式快闪存储单元的漏极,传输门的另一端连接电流钳位电路的检测端;传输门在第一控制端接收到第一开关控制电压,和/或第二控制端接收到第二开关控制电压时导通;电流钳位电路的响应端连接数据节点;电流镜像电路连接参考电流源和数据节点;预充电电路的输出端连接数据节点;比较电路的一输入端连接数据节点,另一输入端连接参考电压。本申请通过其电路结构能够解决相关技术中因开关控制电压过小而使得开关电路无法正常连通的问题。
- 嵌入式闪存单元数据读取电路
- [发明专利]读控制电路-CN202310695146.1在审
-
杨光军
-
上海华虹宏力半导体制造有限公司
-
2023-06-13
-
2023-10-13
-
G11C16/26
- 本发明公开了一种读控制电路包括:灵敏放大器,多个锁存器,数据判断器。灵敏放大器的输出端同时连接到各锁存器的输入端。各锁存器的控制端分别连接一个全局时钟信号。各锁存器的输出端分别连接到数据判断器的一个输入端。在读取阶段中:灵敏放大器的输出端输出读取放大电压。各锁存器在所连接的全局时钟信号有效时进入取样输出阶段且在取样输出阶段形成一位由读取放大电压确定的第一读取数字信号。各锁存器的取样输出阶段依次错开。数据判断器对各第一读取数字信号进行逻辑运算得到第二读取数字信号,逻辑运算实现第二读取数字信号取各第一读取数字信号中出现次数多的值。本发明是能防止出现读错误,提高读数据的稳定性。
- 控制电路
- [发明专利]读定时电路-CN202310696819.5在审
-
杨光军
-
上海华虹宏力半导体制造有限公司
-
2023-06-13
-
2023-10-13
-
G11C16/26
- 本发明公开了一种读定时电路包括:反相延时单元和反相器。反相延时单元的输入端连接输入信号,输出端为中间节点并输出中间信号。反相器的输入端连接中间节点,输出端输出第一输出信号。反相延时单元包括第一上拉路径、第一下拉路径和第一电容。第一电容连接在中间节点和地之间。第一下拉路径中设置有第一下拉电阻。中间节点通过第一下拉电阻和第一电容形成的第一RC电路放电。反相器电源端连接电源电压。在电源电压和中间节点之间连接有第二电容;在电源电压具有噪声波动时,第二电容保持电源电压和中间信号之间的电压差不变,以消除第一输出信号中的毛刺。本发明是能在翻转点附近消除由电源噪声而产生的输出信号毛刺,提高电路的稳定性。
- 定时电路
- [发明专利]半导体存储装置-CN202210704968.7在审
-
林真太郎;阿部光弘;金川直晃
-
铠侠股份有限公司
-
2022-06-21
-
2023-09-22
-
G11C16/26
- 本发明的实施方式提供一种能稳定地输出读出数据的半导体存储装置。本发明的半导体存储装置(2)的定序器(41)将与存储器控制器(1)所请求的数据不同的非正规数据作为与最初以指定次数接收到的各读出信号对应的数据,使其从第2保存部(520)向输出部发送,将存储器控制器(1)所请求的数据即正规数据作为与后来所接收到的读出信号对应的数据,使其从第2保存部(520)向所述输出部发送。定序器(41)通过根据所述指定次数预先调整读指针(Rptr),而使非正规数据从第2保存部(520)发送,所述读指针(Rptr)指示第2保存部(520)内保存的多个数据中接下来要向输出部发送的数据的保存位置。
- 半导体存储装置
|