专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果1944209个,建议您升级VIP下载更多相关专利
  • [发明专利]NFET/PFET的/漏区域的选择性凹进-CN201811098848.7有效
  • 张云闵;陈建安;王冠人;王鹏;陈煌明;林焕哲 - 台湾积体电路制造股份有限公司
  • 2018-09-19 - 2022-10-28 - H01L21/336
  • 方法包括在第一/漏区域和第二/漏区域上方形成层间电介质。第一/漏区域和第二/漏区域分别是n型和p型。蚀刻层间电介质以形成第一接触开口和第二接触开口,其中,第一/漏区域和第二/漏区域分别暴露于第一接触开口和第二接触开口。使用工艺气体来同时回蚀刻第一/漏区域和第二/漏区域,并且第一/漏区域的第一蚀刻速率高于第二/漏区域的第二蚀刻速率。在第一/漏区域和第二/漏区域上分别形成第一硅化物区域和第二硅化物区域。本发明的实施例还涉及NFET/PFET的/漏区域的选择性凹进。
  • nfetpfet区域选择性凹进
  • [发明专利]半导体装置-CN201580052278.6有效
  • 八田英之;三浦成久 - 三菱电机株式会社
  • 2015-09-07 - 2020-07-17 - H01L29/78
  • MOSFET的区域(12)包括与电极(41)连接的接触区域(12a)、与阱区域(20)的沟道区域邻接的伸展区域(12b)、以及在伸展区域(12b)与接触区域(12a)之间配设了的电阻控制区域电阻控制区域(15)包括杂质浓度比接触区域(12a)或者伸展区域(12b)低的低浓度电阻控制区域(15a)、和形成于阱区域(20)与低浓度电阻控制区域(15a)之间且杂质浓度比低浓度电阻控制区域(15a)高的高浓度电阻控制区域(15b)。
  • 半导体装置
  • [发明专利]半导体器件和包括半导体器件的电子系统-CN202111439122.7在审
  • 白圣权;金鹤善;徐载和 - 三星电子株式会社
  • 2021-11-29 - 2022-07-01 - H01L27/11573
  • 一种半导体器件的晶体管,包括隔离区域、设置在隔离区域中的有源区域、在有源区域上沿第二方向延伸的栅极、以及分别在栅极的第一侧和第二侧上的有源区域中沿垂直于第二方向的第一方向延伸的和漏区域和漏区域包括低浓度和漏掺杂区域,该低浓度和漏掺杂区域包括第一和第二低浓度和漏掺杂区域和漏区域还包括高浓度和漏掺杂区域,该高浓度和漏掺杂区域分别设置在低浓度和漏掺杂区域中并且具有高于低浓度和漏掺杂区域的掺杂浓度。第一低浓度和漏掺杂区域在第二方向上的第一长度大于第二低浓度和漏掺杂区域在第二方向上的第二长度。
  • 半导体器件包括电子系统
  • [实用新型]半导体装置-CN202221832715.X有效
  • 黄玉莲;李资良;李志鸿;张祺澔 - 台湾积体电路制造股份有限公司
  • 2022-07-14 - 2022-10-28 - H01L29/78
  • 一种半导体装置,包含:半导体鳍片、第一/漏区域和一第二/漏区域、层间介电质、栅极堆叠、第一/漏接触件、以及第二/漏接触件。半导体鳍片从半导体基板延伸。第一/漏区域和第二/漏区域在半导体鳍片内。层间介电质在半导体基板上方。栅极堆叠介于第一/漏区域和第二/漏区域之间,其中栅极堆叠的至少一下部在朝向半导体基板的方向在宽度上减小。第一/漏接触件延伸穿过层间介电质至第一/漏区域。第二/漏接触件延伸穿过层间介电质至第二/漏区域
  • 半导体装置
  • [发明专利]半导体装置-CN201310410699.4有效
  • 林立凡;廖文甲 - 台达电子工业股份有限公司
  • 2013-09-10 - 2017-03-01 - H01L29/417
  • 一种半导体装置包括有源层、至少一、至少一漏、至少一栅极、第一绝缘层、第一垫、第一漏垫、至少一插塞与至少一漏插塞。与漏皆位于有源层上,且与漏在有源层上的正投影分别形成区域与漏区域。第一绝缘层至少覆盖部分与部分漏。第一垫与第一漏垫皆位于第一绝缘层上,且第一垫在有源层上的正投影形成区域区域与漏区域至少部分重叠,且区域与漏区域形成的重叠面积小于或等于40%的漏区域的面积。
  • 半导体装置
  • [发明专利]半导体器件及方法-CN202110049095.6在审
  • 黄玉莲;王冠人;傅劲逢 - 台湾积体电路制造股份有限公司
  • 2021-01-14 - 2021-09-17 - H01L27/092
  • 在实施例中,一种器件,包括:第一/漏区域;第二/漏区域;层间电介质(ILD)层,在第一/漏区域和第二/漏区域之上;第一/漏接触件,延伸穿过ILD层,第一/漏接触件被连接到第一/漏区域;第二/漏接触件,延伸穿过ILD层,第二/漏接触件被连接到第二/漏区域;以及隔离特征,在第一/漏接触件和第二/漏接触件之间,该隔离特征包括电介质衬里和空隙,电介质衬里围绕空隙
  • 半导体器件方法
  • [发明专利]存储器器件及其形成方法-CN202011060573.5在审
  • 赖昇志;林仲德 - 台湾积体电路制造股份有限公司
  • 2020-09-30 - 2021-04-23 - H01L29/78
  • 根据MFIS存储器器件的一些实施例,下部/漏区域和上部/漏区域垂直堆叠。半导体沟道位于下部/漏区域上面并且位于上部/漏区域下面。半导体沟道从下部/漏区域延伸至上部/漏区域。控制栅电极沿着半导体沟道的侧壁并且还沿着下部/漏区域和上部/漏区域的单独的侧壁延伸。栅极介电层和铁电层将控制栅电极与半导体沟道以及下部/漏区域和上部/漏区域分隔开。本发明的实施例涉及存储器器件及其形成方法。
  • 存储器器件及其形成方法
  • [发明专利]半导体器件及方法-CN202110483374.3在审
  • 杨世海;王培宇;徐志安 - 台湾积体电路制造股份有限公司
  • 2021-04-30 - 2022-06-21 - H01L21/8238
  • 在一个实施例中,一种器件包括:第一纳米结构,在衬底之上,该第一纳米结构包括沟道区域和第一轻掺杂/漏(LDD)区域,第一LDD区域与沟道区域相邻;第一外延/漏区域,环绕第一LDD区域的四个侧面;层间电介质(ILD)层,在第一外延/漏区域之上;/漏接触件,延伸穿过ILD层,该/漏接触件环绕第一外延/漏区域的四个侧面;以及栅极堆叠,与/漏接触件和第一外延/漏区域相邻,该栅极堆叠环绕沟道区域的四个侧面。
  • 半导体器件方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top