“多晶硅栅极层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2553655个，建议您升级VIP下载更多相关专利

[发明专利]非易失性存储器结构及其形成方法-CN200910056728.5有效
发明人：三重野文健 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2009-08-20 - 公布日： 2011-03-30 - 主分类号： H01L21/8247 文献下载
摘要：其中非易失性存储器结构的形成方法包括：提供半导体衬底以及形成覆盖半导体衬底的表面区域的栅极电介质层。形成覆盖栅极电介质层的多晶硅栅极结构。该方法使多晶硅栅极结构经受氧化环境的影响，以使得形成覆盖多晶硅栅极结构的第一氧化硅层并且在多晶硅栅极结构的下面形成底切区域。形成覆盖多晶硅栅极结构并填充底切区域的氧化铝材料。在特定实施例中，氧化铝材料具有夹在第一氧化铝层与第二氧化铝层之间的纳米晶硅材料。氧化铝材料经受选择性蚀刻工艺，在底切区域的一部分中的嵌入区域中保留氧化铝材料。该方法形成覆盖多晶硅栅极结构的侧面区域的侧壁结构。
非易失性存储器结构及其形成方法

[发明专利]集成电路及其形成方法-CN201911416488.5在审
发明人：林孟汉;邱德馨 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-12-31 - 公布日： 2021-02-09 - 主分类号： H01L27/11521 文献下载
摘要：本案提供一种集成电路元件，包括多个金属栅极及多个多晶硅栅极，每个金属栅极具有金属电极及高介电常数介电质，每个多晶硅栅极具有多晶硅电极及习用(非高介电常数)介电质。多晶硅栅极已经为作为高压栅极操作进行了改进，此高压栅极包括厚介电层及大于1μm2的面积。具有这些改进的多晶硅栅极可在10V或更高的栅极电压下操作，并且可用于嵌入式记忆体元件中。
集成电路及其形成方法

[发明专利]消除多晶硅刻蚀工艺中多晶硅残余的方法-CN201410714842.3有效
发明人：束伟夫;荆泉;任昱;张旭升 -专利权人：上海华力微电子有限公司
申请日： 2014-11-28 - 公布日： 2018-09-04 - 主分类号： H01L21/28 文献下载
摘要：本发明公开了消除多晶硅刻蚀工艺中多晶硅残余的方法，涉及微电子领域。该方法为：采用光学线宽测量仪测量多晶硅栅极中原始的底部抗反射层的厚度H1，并设定第一次刻蚀时间；根据设定的第一次刻蚀时间对多晶硅栅极进行第一次刻蚀，并获取第一刻蚀的厚度H2；根据原始的底部抗反射层的厚度H1和第一刻蚀的厚度H2，采用制程控制系统进行监测对所述多晶硅栅极进行第二次刻蚀。本发明在多晶硅栅极刻蚀前，采用光学线宽测量仪测量多晶硅底部抗反射层厚度；通过制程控制系统针对底部抗反射层的厚度，使用相应的刻蚀工艺参数，时时反馈修正刻蚀时间，对多晶硅多晶硅栅极进行刻蚀，达到消除多晶硅刻蚀工艺中多晶硅残余的目的
消除多晶刻蚀工艺残余方法

[发明专利]增大多晶硅栅极硬掩膜去除工艺窗口的方法-CN201910794589.X在审
发明人：张彦伟 -专利权人：上海华力集成电路制造有限公司
申请日： 2019-08-27 - 公布日： 2019-11-22 - 主分类号： H01L21/266 文献下载
摘要：本申请公开了一种增大多晶硅栅极硬掩膜去除工艺窗口的方法，包括：提供一半导体衬底，通过预定工艺形成MOSFET器件结构；进行PMOS侧墙形成、P型注入和热退火工艺；沉积锗硅硬掩膜层；利用锗硅光罩通过光刻曝光，打开生长锗硅硬掩膜层的PMOS区域和多晶硅栅极顶部区域；蚀刻锗硅硬掩膜层，在PMOS源漏区域形成U型沟槽，同时刻蚀掉多晶硅栅极顶部的部分锗硅硬掩膜层；将U型沟槽蚀刻成Sigma型沟槽；沉积锗硅；去除多晶硅栅极顶部和侧壁的栅极硬掩膜层通过打开多晶硅顶部，增大锗硅工艺中硬掩膜层去除工艺窗口，避免多晶硅栅极顶部硬掩膜层残留的缺陷。
硬掩膜层多晶硅栅极锗硅去除蚀刻工艺窗口侧墙沉积顶部区域光刻曝光生长锗硅源漏区域锗硅工艺多晶硅热退火硬掩膜侧壁衬底光罩半导体残留生长申请

[发明专利]SONOS存储器的制作方法-CN201210507123.5在审
发明人：徐爱斌;莘海维;包德君 -专利权人：上海宏力半导体制造有限公司
申请日： 2012-11-30 - 公布日： 2013-02-27 - 主分类号： H01L21/8247 文献下载
摘要：本发明提供了一种SONOS存储器的制造方法，包括：在衬底中的有源区上依次形成第一二氧化硅层、氮化硅层和第二二氧化硅层，所述第二二氧化硅层、氮化硅层、第一二氧化硅层构成ONO薄膜层；在ONO薄膜层上沉积多晶硅层；刻蚀所述多晶硅层，在所述ONO薄膜层上形成多晶硅栅极；在所述多晶硅栅极和ONO薄膜层上沉积保护二氧化硅层；对所述多晶硅栅极进行高温氧化；进行刻蚀工艺，去除位于衬底上的ONO薄膜层，形成电荷存储单元。本发明有效降低了栅极多晶硅的底部被侵入氧化成二氧化硅而导致多晶硅栅极边缘处ONO薄膜层太厚的不良效应，从而使存储器在执行擦除操作时能完全擦除，提高了器件的性能。
sonos 存储器制作方法

[实用新型]一种带有电压峰值抑制栅的IGBT芯片-CN202222959675.1有效
发明人：吴小利;王海军 -专利权人：上海擎茂微电子科技有限公司
申请日： 2022-11-07 - 公布日： 2023-04-11 - 主分类号： H01L29/423 文献下载
摘要：本实用新型涉及一种带有电压峰值抑制栅的IGBT芯片，其栅金属层并不直接与多晶硅栅极连接，而是通过包含N型多晶硅柱、P型多晶硅层、N型多晶硅层等部件在内的抑制栅与多晶硅栅极连接，从而减小了器件关断时，栅极放电电流的变化速度
一种带有电压峰值抑制 igbt 芯片

[发明专利]铝金属栅极的形成方法-CN201010603682.7有效
发明人：蒋莉;黎铭琦 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2010-12-23 - 公布日： 2012-07-04 - 主分类号： H01L21/28 文献下载
摘要：一种铝金属栅极的形成方法，包括如下步骤：提供半导体衬底；所述半导体衬底上依次形成有牺牲氧化层、多晶硅栅极及侧墙；所述侧墙位于多晶硅栅极两侧的半导体衬底上；在多晶硅栅极和侧墙两侧的半导体衬底上形成层间介质层，所述层间介质层多与晶硅栅极和侧墙齐平；去除多晶硅栅极和牺牲氧化层，形成沟槽；在层间介质层上形成铝金属层，并填充满沟槽；研磨铝金属层至露出层间介质层；对铝金属层表面进行防腐蚀处理，形成铝金属栅极。本发明的铝金属栅极形成方法，可以防止铝金属栅极表面发生腐蚀，从而保证铝金属栅极的电阻率，提高半导体器件的电性能和可靠性。
金属栅极形成方法

[发明专利]具有金属硅化物的金属氧化物半导体晶体管元件与其工艺-CN200410094674.9有效
发明人：李年中 -专利权人：联华电子股份有限公司
申请日： 2004-11-12 - 公布日： 2006-05-17 - 主分类号： H01L29/78 文献下载
摘要：一种金属氧化物半导体(MOS)晶体管元件及其工艺，该晶体管元件包含有一多晶硅栅极，其具有相对的侧壁结构，且形成在半导体衬底的有源区域上，该多晶硅栅极并具有栅极线宽L；侧壁子，设于该多晶硅栅极的该侧壁结构的较低部位上；一第一金属硅化物层，其厚度约略等于离该侧壁子上端的垂直高度H，且该第一金属硅化物层由该多晶硅栅极的暴露上半部所形成，其中该垂直高度H需大于该栅极线宽L；一漏极/源极扩散区域，设于该半导体衬底上，且接近该多晶硅栅极；以及第二金属硅化物层，形成于该漏极/源极扩散区域上，其中该第一金属硅化物层的厚度大于该第二金属硅化物层的厚度。
具有金属硅金属氧化物半导体晶体管元件与其工艺

[发明专利]一种硅碳氮氧化物侧壁的形成方法-CN202210570981.8在审
发明人：汪韬;辻直樹 -专利权人：上海华力集成电路制造有限公司
申请日： 2022-05-24 - 公布日： 2022-09-06 - 主分类号： H01L21/8234 文献下载
摘要：本发明提供一种硅碳氮氧化物侧壁的形成方法，位于硅基底上的BOX层、SOI层；形成于SOI层上的多晶硅栅极、多晶硅硬掩膜；沉积SiOCN薄膜；沉积第一硬掩膜层覆盖SiOCN薄膜；光刻打开NMOS区域；刻蚀保留NMOS区域的多晶硅栅极侧壁以及多晶硅硬掩膜侧壁的第一硬掩膜层及SiOCN薄膜；在NMOS区域的多晶硅栅极两侧的SOI层上形成NMOS源漏端；去除PMOS区域的第一硬掩膜层；沉积第二硬掩膜层覆盖NMOS区域和PMOS区域；用光刻胶覆盖NMOS区域和PMOS区域，之后光刻打开PMOS区域；刻蚀去除PMOS区域的第二硬掩膜层以及SiOCN薄膜，同时保留PMOS区域多晶硅栅极侧壁以及多晶硅硬掩膜侧壁的第二硬掩膜层以及SiOCN薄膜；在PMOS区域的多晶硅栅极两侧的SOI层上形成PMOS源漏端；去除MOS区域的剩余第二硬掩膜层。
一种硅碳氮氧化物侧壁形成方法

[发明专利]提高多晶硅栅极与接触孔之间叠对均匀性的方法-CN201010601601.X无效
发明人：武咏琴 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2010-12-22 - 公布日： 2012-07-04 - 主分类号： H01L21/336 文献下载
摘要：本发明提供了一种提高多晶硅栅极与接触孔之间叠对均匀性的方法，该方法包括：A、通过位于多晶硅栅极层的对准标记和位于光罩上接触孔层的对准标记的对准，得到对准偏移图；B、判断所述对准偏移图是收敛还是发散；当所述对准偏移图是发散的，对形成有多晶硅栅极的晶片进行退火处理。采用本发明提高了晶片的多晶硅栅极和接触孔之间的叠对均匀性。
提高多晶栅极接触之间均匀方法

[发明专利]一种半导体器件及其制备方法-CN201811149857.4在审
发明人：不公告发明人 -专利权人：深圳市心版图科技有限公司
申请日： 2018-09-29 - 公布日： 2019-01-18 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种半导体器件，包括栅极及栅极金属层，所述栅极包括平行设置的多条多晶硅栅极、栅极衬垫、连接所述多晶硅栅极和所述栅极衬垫的栅极走线、位于所述半导体器件的中部的栅极手指，所述栅极手指包括多个间隔设置的多晶硅衬垫，所述多晶硅衬垫连接相邻的两条多晶硅栅极，所述多晶硅衬底和所述栅极走线的上表面开设有有接触孔，所述接触孔用于填充所述栅极金属层。
半导体器件多晶硅栅极多晶硅衬垫栅极金属层栅极衬垫栅极走线接触孔元胞间隔设置平行设置多晶硅过电流上表面衬底关断填充制备

[发明专利]垂直型自对准悬浮漏极MOS三极管及制造方法-CN200610124138.8无效
发明人：吴纬国 -专利权人：广州南科集成电子有限公司
申请日： 2006-12-08 - 公布日： 2007-08-15 - 主分类号： H01L27/088 文献下载
摘要：本发明公开了一种导通电阻小、导电性能好、栅极电容小、交流反应快的垂直型自对准悬浮漏极MOS三极管及制造方法。该三极管包括硅衬底(1)、漏极金属(2)、源极金属(3)、栅极金属(4)、外延层(8)、氧化层(9)、阱区(51)、源区(52)、栅氧化层(60、61)、多晶硅栅极(7)，氧化层(9)内有通孔(90)，源极金属(3)、栅极金属(4)填充通孔(90)并分别与阱区(51)、源区(52)及多晶硅栅极(7)相连接，位于栅氧化层(61)上的每条多晶硅栅极(7)中间断开分成两部分(71、72)，两部分多晶硅栅极(该方法包括形成栅氧化层、多晶硅栅极、悬浮漏区、阱区、源区、氧化层、金属层的步骤。
垂直对准悬浮 mos 三极管制造方法

[发明专利]解决锗硅生长工艺中栅极顶角缺陷的方法-CN201510626870.4在审
发明人：孟祥国;崇二敏;李全波;黄君 -专利权人：上海华力微电子有限公司
申请日： 2015-09-28 - 公布日： 2015-12-30 - 主分类号： H01L21/306 文献下载
摘要：本发明提供了一种解决锗硅生长工艺中栅极顶角缺陷的方法，包括：在衬底上沉积多晶硅层，并利用图案化硬掩膜执行多晶硅层刻蚀以形成多晶硅栅极；利用原子层沉积工艺沉积SiN层；在晶圆表面旋涂抗反射涂层和光阻层；使得光阻层曝光，从而仅仅留下与多晶硅栅极相对应的光阻图案；利用光阻图案执行干法刻蚀以形成SiGe沟槽，其中在多晶硅栅极下方形成突出衬底表面的突起部，完全去除抗反射涂层和光阻层，并使得SiN层仅留下图案化硬掩膜和多晶硅栅极侧壁上的
解决生长工艺栅极顶角缺陷方法

[发明专利]CIS器件的多晶硅栅形成方法-CN202011337069.5在审
发明人：向超;黄鹏;郭振强 -专利权人：华虹半导体（无锡）有限公司
申请日： 2020-11-25 - 公布日： 2021-02-26 - 主分类号： H01L21/336 文献下载
摘要：本申请公开了一种CIS器件的多晶硅栅形成方法，涉及半导体制造领域。该方法包括在衬底上形成栅氧化层；在栅氧化层表面形成多晶硅层；在多晶硅层表面形成硬掩膜层，硬掩膜层由氮化硅层和低温氧化层组成；通过光刻和刻蚀工艺在硬掩膜层中形成像素区域的栅极图案和逻辑区域的栅极图案；根据像素区域的栅极图案和逻辑区域的栅极图案，刻蚀多晶硅层，形成像素区域的栅极和逻辑区域的栅极；对像素区域的栅极和逻辑区域的栅极进行二次氧化处理；去除栅极表面残余的氮化硅；解决了目前CIS器件制造过程中，多晶硅栅顶部的氧化膜影响后续源漏注入时注入到多晶硅栅中离子剂量的问题；达到了优化多晶硅的注入条件，改善CIS器件性能的效果。
cis 器件多晶形成方法

[发明专利]SGTMOSFET器件及制造方法-CN201911190662.9在审
发明人：曾大杰 -专利权人：南通尚阳通集成电路有限公司
申请日： 2019-11-28 - 公布日： 2021-05-28 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种SGTMOSFET器件，栅极结构的底部氧化层和源多晶硅位于栅极沟槽的底部，底部氧化层的厚度满足150V以上耐压，栅极沟槽的顶部填充有全部采用CVD沉积形成的顶部氧化层，多晶硅栅形成在对顶部氧化层进行刻蚀形成的顶部子沟槽中，顶部子沟槽的宽度满足对多晶硅栅进行填充的需要，且顶部子沟槽的两侧面的深度相同时多晶硅栅的两侧面的深度相同。本发明能在保证底部氧化层实现150V以上的耐压条件下，采用左右结构的多晶硅栅从而能使多晶硅栅的宽度能实现多晶硅栅的良好和低难度的填充，且能保证多晶硅栅的两侧面的深度一致，从而能在满足沟道区的覆盖长度的条件下避免增加输入电容以及能增加器件的可靠性
sgtmosfet 器件制造方法