|
钻瓜专利网为您找到相关结果 308个,建议您 升级VIP下载更多相关专利
- [发明专利]半导体结构及其形成方法-CN202310530960.8在审
-
周永昌;三重野文健
-
飞锃半导体(上海)有限公司
-
2023-05-11
-
2023-08-08
-
H01L21/336
- 本申请提供半导体结构及其形成方法,所述半导体结构包括:基底,所述基底包括半导体衬底以及位于所述半导体衬底表面的外延层,所述外延层中包括用于形成沟槽栅极结构的栅极沟槽;栅极氧化层,位于所述栅极沟槽底部和侧壁以及所述外延层表面,所述栅极氧化层包括位于所述栅极沟槽底部的第一部分和位于所述栅极沟槽侧壁的第二部分,其中,所述第一部分的厚度大于所述第二部分的最小厚度,所述第二部分的厚度沿所述栅极沟槽底部向所述栅极沟槽顶部的方向逐渐减小。本申请的技术方案中,沟槽栅极侧壁、沟槽栅极底部、沟槽栅极底部边缘、沟槽栅极底部拐角的栅极氧化层厚度依次增加,可以提高沟槽栅极结构底部、底部边缘和底部拐角的电场控制。
- 半导体结构及其形成方法
- [发明专利]半导体结构及其形成方法-CN202310531546.9在审
-
三重野文健;周永昌
-
飞锃半导体(上海)有限公司
-
2023-05-11
-
2023-08-08
-
H01L21/337
- 本申请提供半导体结构及其形成方法,所述半导体结构包括:基底,所述基底包括半导体衬底以及位于所述半导体衬底表面的外延层,所述外延层包括用于形成栅极的栅极区域;第一栅极氧化层,位于所述栅极区域的外延层表面;第二栅极氧化层,位于所述第一栅极氧化层表面,所述第二栅极氧化层包括位于所述栅极区域相对边且沿所述相对边设置的两个第一部分以及位于所述两个第一部分之间且与所述第一部分垂直连接的若干间隔设置的第二部分;栅极,位于所述栅极区域上覆盖并接触所述第一栅极氧化层和第二栅极氧化层。本申请提供一种半导体结构及其形成方法,可以减小半导体器件结场效应区的栅极氧化物处的高电场,从而提高器件可靠性。
- 半导体结构及其形成方法
- [发明专利]半导体结构及其形成方法-CN202310401844.6在审
-
三重野文健;周永昌
-
飞锃半导体(上海)有限公司
-
2023-04-14
-
2023-07-14
-
H01L21/336
- 本申请提供半导体结构及其形成方法,所述半导体结构包括:基底,所述基底包括半导体衬底以及位于所述半导体衬底表面的外延层,所述外延层中包括用于形成沟槽栅极结构的栅极区域;掩膜层,覆盖部分所述栅极区域以及与该部分栅极区域邻接的外延层,所述掩膜层的材料为半导体材料;体接触结构,位于所述栅极区域的其余部分以及与所述其余部分邻接的外延层中,位于所述栅极区域中的体接触结构在所述栅极区域中的面积占比大于等于50%小于100%。本申请提供一种半导体结构及其形成方法,可以提高具有沟槽栅极结构的碳化硅MOSFET中沟槽栅极结构底部边缘的电场控制能力以及工艺效率。
- 半导体结构及其形成方法
- [发明专利]半导体结构及其形成方法-CN202310396374.9在审
-
三重野文健;周永昌
-
飞锃半导体(上海)有限公司
-
2023-04-14
-
2023-06-27
-
H01L21/336
- 本申请提供半导体结构及其形成方法,所述半导体结构包括:基底,所述基底包括半导体衬底以及位于所述半导体衬底表面的外延层,所述外延层中包括用于形成沟槽栅极结构的栅极区域;掩膜层,位于所述外延层表面覆盖所述栅极区域,所述掩膜层的材料为半导体材料;屏蔽结构,位于所述栅极区域两侧的外延层中,所述栅极区域的长度小于所述屏蔽结构的长度。本申请提供一种半导体结构及其形成方法,在沟槽栅极结构两侧形成屏蔽结构,可以提高具有沟槽栅极结构的碳化硅MOSFET中沟槽栅极结构底部边缘的电场控制能力以及工艺效率,此外利用半导体材料作为离子注入工艺时的掩膜,可以提高离子注入质量,提高屏蔽结构的质量,提高器件性能和器件可靠性。
- 半导体结构及其形成方法
- [发明专利]半导体结构及其形成方法-CN202310403143.6在审
-
三重野文健;周永昌
-
飞锃半导体(上海)有限公司
-
2023-04-14
-
2023-06-23
-
H01L21/336
- 本申请提供半导体结构及其形成方法,所述半导体结构包括:基底,所述基底包括半导体衬底以及位于所述半导体衬底表面的外延层,所述外延层中包括用于形成沟槽栅极结构的栅极区域;掩膜层,位于所述外延层表面覆盖所述栅极区域,所述掩膜层的材料为半导体材料;体接触结构,位于所述栅极区域周围的外延层中,所述体接触结构包围所述栅极区域长度方向的边并且部分包围所述栅极区域宽度方向的边,所述体接触结构包围所述栅极区域宽度方向的边的部分在所述栅极区域宽度方向的边的占比大于等于50%小于100%。本申请可以提高具有沟槽栅极结构的碳化硅MOSFET中沟槽栅极结构底部边缘的电场控制能力以及工艺效率,提高器件性能和器件可靠性。
- 半导体结构及其形成方法
- [发明专利]半导体结构及形成方法-CN202310078736.X在审
-
三重野文健;周永昌
-
飞锃半导体(上海)有限公司
-
2023-01-16
-
2023-04-07
-
H01L29/786
- 本申请技术方案提供一种半导体结构及形成方法,所述半导体结构包括SiC衬底,所述SiC衬底的第一表面上包括SiC外延层;体区,自所述SiC外延层的部分表面向所述SiC外延层中延伸;源沟接触孔结构,位于所述体区的侧壁,且自所述SiC外延层的表面延伸至所述SiC外延层或所述SiC衬底中,所述源沟接触孔结构包括导电层和位于所述导电层的侧壁和底部的绝缘层;源区,位于所述体区中;重体区,位于所述源区和所述源沟接触孔结构间的体区中;栅极结构,位于部分所述源区、所述体区及所述SiC外延层上;源电极,位于所述源沟接触孔结构、所述重体区、部分所述源区以及所述栅极结构上;漏电极,位于所述SiC衬底的第二表面上。本申请技术方案可以提高SiC MOSFET器件性能。
- 半导体结构形成方法
- [发明专利]半导体结构的形成方法-CN202211684399.0在审
-
三重野文健;周永昌
-
飞锃半导体(上海)有限公司
-
2022-12-27
-
2023-03-28
-
H01L21/336
- 本申请技术方案提供一种半导体结构的形成方法,包括:提供SiC衬底,且所述SiC衬底经过第一快速热退火处理;在所述SiC衬底上形成SiC外延层;对所述SiC衬底和所述SiC外延层进行第二快速热退火处理,进行所述第一快速热退火处理和所述第二快速热退火时,在第一时间升温至第一温度,然后使所述SiC衬底和所述SiC外延层的温度降温至第二温度,重复对所述SiC衬底和所述SiC外延层进行先升温后降温的操作若干次;形成阱区、源区以及位于所述源区、所述阱区和所述SiC外延层中的栅极沟槽,在形成所述阱区后、所述源区后及所述栅极沟槽后均进行第三快速热退火。本申请技术方案的半导体结构的形成方法能够改善SiC MOSFET的双极性退化问题。
- 半导体结构形成方法
|