“多晶硅栅极层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2553655个，建议您升级VIP下载更多相关专利

[发明专利]降低多晶耗尽效应的制作多晶硅栅极晶体管的方法-CN200510062883.X无效
发明人：王俞仁;颜英伟;郑力源;詹书俨;黄国泰 -专利权人：联华电子股份有限公司
申请日： 2005-04-05 - 公布日： 2006-10-18 - 主分类号： H01L21/336 文献下载
摘要：一种制作多晶硅栅极晶体管的方法，首先提供一基底；在该基底表面上形成栅极介电层；在该栅极介电层上沉积多晶硅层；将非晶硅化物种注入该多晶硅层中，藉此将该多晶硅层的上部非晶硅化；进行离子掺杂，将离子注入该多晶硅层中；对该多晶硅层进行退火，同时活化注入该多晶硅层中的该离子；将该多晶硅层蚀刻成栅极结构；在该栅极结构两侧的该基底中形成漏极/源极。
降低多晶耗尽效应制作栅极晶体管方法

[发明专利]一种调节高压器件电性的多晶硅刻蚀方法-CN201410522341.5有效
发明人：李东;荆泉;任昱;张旭升 -专利权人：上海华力微电子有限公司
申请日： 2014-09-30 - 公布日： 2017-11-14 - 主分类号： H01L21/28 文献下载
摘要：本发明提出一种调节高压器件电性的多晶硅刻蚀方法，包括在多晶硅栅极刻蚀前测量光刻胶的宽度；计算得出刻蚀后的多晶硅栅极线宽；计算得出刻蚀后抗反射层损耗的线宽；根据抗反射层刻蚀速率，实时修正硅片的刻蚀工艺时间本发明提出的调节高压器件电性的多晶硅刻蚀方法，采用抗反射层从而直接调整高压栅极的线宽，达到不需要调节离子注入剂量的目的。
一种调节高压器件多晶刻蚀方法

[发明专利]多层膜作为硬掩模和抗反射层的应变源漏CMOS的制作方法-CN200510029095.0有效
发明人：邵向峰;宁先捷 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2005-08-25 - 公布日： 2007-02-28 - 主分类号： H01L21/8238 文献下载
摘要：本发明的多层膜作为硬掩模和抗反射层的应变源漏CMOS的制作方法，包括多晶硅栅极形成过程中淀积多层膜在多晶硅淀积层上，使光刻用光在衬底的反射率足够低可以满足光刻的要求，同时作为多晶硅栅极形成时的硬掩模，以及源漏硅凹陷刻蚀和外延生长硅锗或/和硅碳时的掩模，保护多晶硅栅极免受硅锗或硅碳的影响，而该多层膜在硅凹陷刻蚀和外延生长后，容易被去除，对间隔层没有明显侵蚀。
多层作为硬掩模反射层应变 cmos 制作方法

[发明专利]修复多晶硅栅极侧壁刻蚀损伤的方法及栅极的制造方法-CN200710039806.1有效
发明人：虞肖鹏;张复雄 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2007-04-20 - 公布日： 2008-10-22 - 主分类号： H01L21/28 文献下载
摘要：一种修复多晶硅栅极侧壁刻蚀损伤的方法，包括：提供具有多晶硅栅极的半导体衬底；对所述栅极执行原位生成水蒸气氧化工艺，在所述栅极侧壁形成氧化层。本发明还提供栅极的制造方法。本发明方法工艺简单，并能够避免在修复栅极侧壁刻蚀损伤时对栅氧化层的影响。
修复多晶栅极侧壁刻蚀损伤方法制造

[发明专利]超结MOSFET器件及芯片-CN202110554780.4有效
发明人：任敏;李长泽;李泽宏;林泳浩;李伟聪 -专利权人：深圳市威兆半导体有限公司
申请日： 2021-05-20 - 公布日： 2022-04-15 - 主分类号： H01L29/78 文献下载
摘要：该超结MOSFET器件包括N型外延层以及位于N型外延层上的元胞区和终端区；元胞区包括第一超结结构，第一超结结构两侧的上表面各设有第一P型基区，第一超结结构中间的上端面上设有第一多晶硅栅极，第一多晶硅栅极的下表面以及两侧面均设有第一氧化层，第一氧化层的外围设有源极金属；终端区包括第二超结结构，第二超结结构的上表面设有第二P型基区，第二P型基区的上表面设有第二氧化层，第二氧化层上设有第二多晶硅栅极；通过控制第一多晶硅栅极以及第二多晶硅栅极的状态
mosfet 器件芯片

[实用新型]超结MOSFET器件-CN202121092565.9有效
发明人：任敏;李长泽;李泽宏;林泳浩;李伟聪 -专利权人：深圳市威兆半导体有限公司
申请日： 2021-05-20 - 公布日： 2021-11-23 - 主分类号： H01L29/78 文献下载
摘要：该超结MOSFET器件包括N型外延层以及位于N型外延层上的元胞区和终端区，元胞区与终端区相接触；元胞区包括第一超结结构，第一超结结构两侧的上表面各设有第一P型基区，第一超结结构中间的上端面上设有第一多晶硅栅极，第一多晶硅栅极的下表面以及两侧面均设有第一氧化层，第一氧化层的外围设有源极金属；终端区包括第二超结结构，第二超结结构的上表面设有第二P型基区，第二P型基区的上表面设有第二氧化层，第二氧化层上设有第二多晶硅栅极；根据第一多晶硅栅极以及第二多晶硅栅极的状态，在第一P型基区的表面形成供电流通过的导电沟道。
mosfet 器件

[实用新型]一种绝缘栅双极晶体管-CN201920220837.5有效
发明人：陈石元 -专利权人：深圳市鑫飞宏电子有限公司
申请日： 2019-02-21 - 公布日： 2019-11-08 - 主分类号： H01L29/739 文献下载
摘要：一种绝缘栅双极晶体管，本实用新型涉及半导体器件技术领域，硅片的下表面设有导电层，导电层内设有数个一号通道和数个二号通道，二号通道设于相邻两个的一号通道之间；导电层的下侧设有衬底，衬底与导电层之间夹设有硅片氧化层；硅片上侧内的左右两侧均设有基底区，基底区内设有发射极区；硅片上表面的左右两侧均设有正面金属电极，左右两侧的正面金属电极之间设有多晶硅栅极层，多晶硅栅极层设于硅片上表面的中部，多晶硅栅极层与硅片上表面之间夹设有栅极氧化层；多晶硅栅极层的外侧设有介质层；通过特殊的结构使得器件的导通损耗得到改善，提高了器件的可靠性，保证了器件的使用寿命。
硅片多晶硅栅极层导电层左右两侧上表面绝缘栅双极晶体管正面金属电极衬底半导体器件技术本实用新型栅极氧化层导通损耗发射极区使用寿命基底区介质层下表面氧化层基底保证

[发明专利]半导体器件及其形成方法-CN201911334490.8有效
发明人：邵永军 -专利权人：武汉新芯集成电路制造有限公司
申请日： 2019-12-23 - 公布日： 2022-10-25 - 主分类号： H01L29/06 文献下载
摘要：本发明提供了一种半导体器件及其形成方法，所述半导体器件包括：PMOS管有源区、P型离子掺杂区；所述多晶硅区包括PMOS管多晶硅栅极区；所述PMOS管多晶硅栅极区覆盖部分所述PMOS管有源区；所述P型离子掺杂区完全覆盖所述PMOS管有源区和所述PMOS管多晶硅栅极区；所述PMOS管多晶硅栅极区被所述P型离子掺杂区完全覆盖，避免了在PMOS管多晶硅栅极区形成SP/SN交界区域导致的一系列问题(金属硅化物生长不均匀或断开问题
半导体器件及其形成方法

[发明专利]一种金属硅化物的形成方法-CN201210337318.X有效
发明人：王新鹏;张海洋 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2012-09-12 - 公布日： 2014-03-26 - 主分类号： H01L21/285 文献下载
摘要：本发明涉及一种金属硅化物的形成方法，包括：提供半导体衬底，所述衬底上包含至少一个位于核心区域的金属栅极、至少一个位于I/O区域的多晶硅栅极以及位于上述栅极之间的第一层间介质层；在所述衬底上形成图案化的接触沟槽掩膜层；以所述接触沟槽掩膜层为掩膜，蚀刻所述第一层间介质层，以在所述金属栅极和所述多晶硅栅极两侧的有源区形成接触沟槽，以露出所述衬底；去除所述接触沟槽掩膜层；在所述露出的衬底上以及多晶硅栅极上形成金属硅化物。本发明所述方法提供了在所述PMOS金属栅极以及NMOS金属栅极两侧的有源区形成相同或不同的金属硅化物的步骤，在该过程中同时在多晶硅栅极上以及有源区上形成金属硅化物，过程更加简单，提高了器件的良率。
一种金属硅形成方法

[发明专利]超高压BCD工艺中的LDMOS结构-CN201110445995.9无效
发明人：吕宇强;邵凯;陈雪萌;永福;杨海波 -专利权人：上海先进半导体制造股份有限公司
申请日： 2011-12-27 - 公布日： 2012-06-13 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种超高压BCD工艺中的LDMOS结构，位于P-衬底上的N-外延层中，其包括：第一高压P型体区，位于N-外延层表面；两个高压N+注入区，分别位于第一高压P型体区和漏极位置处；栅氧化层和多晶硅栅极，位于N-外延层上表面，与第一高压P型体区连接；层间介质层，覆盖N-外延层上表面，并在LDMOS结构的源极、漏极和多晶硅栅极位置处留出窗口；源极、漏极和栅极金属场板，分别位于层间介质层上，并且源极金属场板透过源极窗口与第一高压P型体区短接，漏极金属场板透过漏极窗口与漏极连接，栅极金属场板透过栅极窗口与多晶硅栅极连接。本发明不仅为高压器件提供了降低表面电场、提高耐压的场板，而且大幅降低多晶硅栅极的寄生电阻，提高栅极开关频率。
超高压 bcd 工艺中的 ldmos 结构

[发明专利]提高NLDMOS击穿电压的方法-CN201110376868.8有效
发明人：韩峰;董金珠 -专利权人：上海华虹NEC电子有限公司
申请日： 2011-11-23 - 公布日： 2012-04-11 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种提高NLDMOS击穿电压的方法，包括以下步骤：步骤一、制作深N阱DNW，在P型衬底P SUB上注入磷，然后再经过高温推进形成；步骤二、通过热生长形成场氧化层，制作P阱，注入杂质为硼，一次或多次注入；步骤三、制作PTOP，在阱注入完成之后及生长栅氧之前，通过注入形成，注入杂质为硼；步骤四、制作多晶硅栅极及多晶硅场板：在栅极氧化层生长完成后，淀积一层多晶硅，然后通过刻蚀定义出多晶硅栅极及场板的位置；步骤五、制作源漏，在多晶硅栅极形成之后，利用多晶硅栅和场氧化层作为硬质掩模，在器件区注入磷或者砷，单次或多次注入；注入硼形成P阱引出所需的P+，单次或多次注入。
提高 nldmos 击穿电压方法

[发明专利]平面型金属氧化物半导体场效应管及其制造方法-CN201611006302.5在审
发明人：张瞾;康剑;任炜强 -专利权人：深圳深爱半导体股份有限公司
申请日： 2016-11-15 - 公布日： 2017-04-19 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及一种平面型金属氧化物半导体场效应管及其制造方法，平面型金属氧化物半导体场效应管包括第一导电类型的衬底、衬底上的第二导电类型掺杂区、第二导电类型掺杂区内的第一导电类型掺杂区、衬底上的栅氧化层、以及栅氧化层上的多晶硅栅极、多晶硅栅极两侧的绝缘侧墙、多晶硅栅极上的介质隔离氧化层、以及介质隔离氧化层上的金属层，金属层从两相邻的多晶硅栅极及两相邻的绝缘侧墙之间向下伸入第一导电类型掺杂区，并向下穿过第一导电类型掺杂区与第二导电类型掺杂区连接
平面金属氧化物半导体场效应及其制造方法

[发明专利]半导体器件及其制造方法-CN201210290649.2有效
发明人：鲍宇;平延磊 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2012-08-15 - 公布日： 2014-02-19 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种半导体器件制造方法，通过回刻蚀硬掩膜层工艺形成第一开口，通过在第一开口中的内侧墙、刻蚀硬掩膜层、沉积第二多晶硅层以及去除硬掩膜层等步骤，形成了具有第一多晶硅层和第二多晶硅层堆叠成的倒置“T”型或哑铃状的新的多晶硅栅极的半导体器件，其用于接触金属以形成自对准硅化物的多晶硅表面积大于第一多晶硅层的上表面面积，进而形成更大面积区域的自对准硅化物，降低栅极电阻；本发明还提供一种半导体器件，其多晶硅栅极呈倒置“T”型或哑铃状，其用于接触金属以形成自对准硅化物的多晶硅表面积大于第一多晶硅层的上表面面积，进而形成更大面积区域的自对准硅化物，降低栅极电阻。
半导体器件及其制造方法

[发明专利]一种半导体器件的制造方法和电子装置-CN201410226180.5有效
发明人：赵简;王杭萍 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-05-26 - 公布日： 2018-08-21 - 主分类号： H01L21/336 文献下载
摘要：本发明的半导体器件的制造方法，通过将第一伪栅极、第二伪栅极与多晶硅栅极去除一定的厚度，使得保护层位于多晶硅栅极上方的部分低于栅极金属层，再通过选择合适的保护层使得CMP工艺所采用的研磨浆料对保护层的去除率低于对栅极金属层的去除率，因此，保护层可以在对栅极金属层进行CMP时保护多晶硅栅极免受过度去除，因而可以提高半导体器件的性能和良率。
一种半导体器件制造方法电子装置

[发明专利]一种DRAM的多晶硅栅极制作方法-CN200710040201.4有效
发明人：代培刚 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2007-04-28 - 公布日： 2008-10-29 - 主分类号： H01L21/28 文献下载
摘要：本发明涉及在动态随机存储器(DRAM)中多晶硅栅极的制作方法，该方法包括：在衬底上依次形成氧化硅层、多晶硅层、硅化钨层、氮化硅层；刻蚀氮化硅层；湿式刻蚀掉部分的硅化钨层；刻蚀硅化钨层；刻蚀多晶硅层；刻蚀氧化硅层该方法可以解决现有技术的多晶硅栅极的制作过程存在的字线和位线之间的短路(flip bit line)问题，避免DRAM的字线和位线之间产生短路。
一种 dram 多晶栅极制作方法