“多晶硅栅极层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2553655个，建议您升级VIP下载更多相关专利

[发明专利]半导体结构及其形成方法-CN202110420674.7在审
发明人：蔡巧明;马丽莎 -专利权人：中芯北方集成电路制造（北京）有限公司
申请日： 2021-04-19 - 公布日： 2022-10-21 - 主分类号： H01L29/423 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底，基底上形成有多晶硅栅极层，包括底部栅极层、以及凸立于底部栅极层上的多个顶部栅极层，相邻的顶部栅极层和底部栅极层围成第一凹槽；在多晶硅栅极层侧部的基底上形成层间介质层，层间介质层覆盖多晶硅栅极层的侧壁并填充于第一凹槽中；形成贯穿底部栅极层顶部的层间介质层的第二凹槽，并露出底部栅极层；在第二凹槽中形成电连接底部栅极层的金属栅极层，多晶硅栅极层与金属栅极层共同作为第一栅极结构，且金属栅极层用于作为第一栅极结构的外接端子。本发明避免了形成金属硅化物的制程对第一栅极结构侧部的层间介质层的损伤，从而降低了不同区域基底上的层间介质层产生高度差的概率。
半导体结构及其形成方法

[发明专利]带有氮掺杂的高-K电介质和二氧化硅的多晶硅栅极-CN201110343934.1有效
发明人：黄靖谦;邱盈翰;王琳松 -专利权人：台湾积体电路制造股份有限公司
申请日： 2011-11-02 - 公布日： 2012-12-12 - 主分类号： H01L29/423 文献下载
摘要：一种多晶硅栅极结构包括衬底、设置在衬底上方的二氧化硅层、设置在二氧化硅层上方的氮掺杂的高-k介电层以及设置在氮掺杂的高-k介电层上方的多晶硅栅极。本发明还公开了一种带有氮掺杂的高-K电介质和二氧化硅的多晶硅栅极。
带有掺杂电介质二氧化硅多晶栅极

[实用新型]一种元胞结构、功率半导体器件及电子设备-CN202022753217.3有效
发明人：曾丹;史波;葛孝昊 -专利权人：珠海格力电器股份有限公司
申请日： 2020-11-24 - 公布日： 2021-05-14 - 主分类号： H01L29/739 文献下载
摘要：本实用新型涉及半导体领域，公开一种元胞结构、功率半导体器件及电子设备，该元胞结构，包括：外延层；形成于所述外延层一侧的P+耐压区；位于所述P+耐压区两侧的第一多晶硅栅极层和第二多晶硅栅极层；形成于所述P+耐压区背离所述外延层一侧的多晶硅连接引线层，所述多晶硅连接引线层用于将所述第一多晶硅栅极层和所述第二多晶硅栅极层连接；形成于所述多晶硅连接引线层背离所述外延层一侧的二氧化硅层，在所述二氧化硅层设有连接孔，以使所述多晶硅连接引线层露出；形成于所述二氧化硅层背离所述外延层一侧的金属层，以实现所述金属层与所述多晶硅连接引线层连接。
一种结构功率半导体器件电子设备

[发明专利]T型多晶硅栅电极的制备方法-CN200710094214.X有效
发明人：陈福成;朱骏 -专利权人：上海华虹NEC电子有限公司
申请日： 2007-11-09 - 公布日： 2009-05-13 - 主分类号： H01L21/28 文献下载
摘要：本发明公开了一种T型多晶硅栅电极的制备方法，包括：先在硅衬底上的栅氧化层上淀积第一层多晶硅；利用负性光刻胶和栅极掩膜版进行对准光刻；利用负性光刻胶图案为掩膜层，对第一多晶硅层进行注入掺杂；去除负性光刻胶，接着淀积第二层多晶硅；用正性光刻胶和上述栅极掩膜版进行对准光刻，后干法刻蚀第二层多晶硅和第一层多晶硅，形成T型多晶硅栅电极；去除多晶硅栅电极两边的栅氧化层。本发明的制备方法利用未掺杂的多晶硅和掺杂后的多晶硅在刻蚀时形貌存在差异的原理，简化可T型多晶硅栅电极制备中刻蚀的复杂程度，有利于工艺的再现和控制，适合于工业化生产具有T型多晶硅栅电极的半导体器件。
多晶电极制备方法

[发明专利]半导体器件及其形成方法-CN202011191758.X有效
发明人：李高原;顾林;何亮亮 -专利权人：上海华力微电子有限公司
申请日： 2020-10-30 - 公布日： 2022-08-09 - 主分类号： H01L21/28 文献下载
摘要：在本发明提供了一种新的半导体器件的形成方法中，通过将现有技术中的形成高K金属栅CMOS器件中的单晶硅栅极层替换为非晶硅栅极层，并通过对非晶硅栅极层进行退火处理，从而使非晶硅栅极中的非晶硅再结晶形成多晶硅栅极由于CMOS器件中栅极堆叠层的有效电阻与晶硅栅中的掺杂离子浓度的均匀性，以及掺杂离子的渗透程度有关，因此，可以通过将非晶硅进行退火处理，从而得到对掺杂离子具有高渗透力的多晶硅，在该多晶硅中掺杂P型或N型离子后能够获得相对更加均匀的掺杂浓度，由此提高最终的CMOS器件中栅极结构的多晶硅栅极层中的掺杂离子浓度的均匀度，以及掺杂离子的渗透程度，进而减小栅极电阻。
半导体器件及其形成方法

[发明专利]半导体元件与其形成方法-CN201110263232.2有效
发明人：郑振辉;冯家馨;王世维;苏晋德 -专利权人：台湾积体电路制造股份有限公司
申请日： 2011-09-02 - 公布日： 2012-03-21 - 主分类号： H01L29/78 文献下载
摘要：本发明一实施例提供具有不对称的应变源极/漏极区的半导体元件与其形成方法，包含提供基板并形成多晶硅栅极堆叠于基板上。接着以垂直基板的方向为准，倾斜约10°至25°进行注入工艺。接着形成侧壁间隔物于基板上的多晶硅栅极两侧。蚀刻基板中的源极/漏极区后，分别沉积应力源极层与应力漏极层于基板中的蚀刻区域中。如此一来，在多晶硅栅极堆叠两侧形成不对称的应力源极层与应力漏极层。接着自基板移除多晶硅栅极堆叠，并以栅极后制工艺形成高介电常数的介电层与金属栅极于多晶硅栅极堆叠被移除的位置。本发明的上述不对称的源极/漏极结构能够增加元件效能如驱动电流或漏电流。
半导体元件与其形成方法

[发明专利]降低N型掺杂和非掺杂多晶硅栅极刻蚀后形貌差异的方法-CN201210163138.4有效
发明人：唐在峰 -专利权人：上海华力微电子有限公司
申请日： 2012-05-22 - 公布日： 2012-10-03 - 主分类号： H01L21/28 文献下载
摘要：本发明提供降低N型掺杂和非掺杂多晶硅栅极刻蚀后形貌差异的方法，包括以下顺序步骤：在具有N型掺杂多晶硅和非掺杂多晶硅的衬底板上沉积一层硬掩膜层，分别形成N型掺杂多晶硅硬掩膜层和非掺杂多晶硅硬掩膜层，对非掺杂多晶硅硬掩膜层进行刻蚀使得其厚度小于N型掺杂多晶硅硬掩膜层。在不同厚度的N型掺杂多晶硅硬掩膜层和非掺杂多晶硅硬掩膜层上沉积一防反射层，对整个器件进行预设定图案进行刻蚀，刻蚀至露出N型掺杂多晶硅为止。去除刻蚀过程留下在器件表面的残留物，后对器件进行刻蚀分别形成N型掺杂多晶硅栅极和非掺杂多晶硅栅极。
降低掺杂多晶栅极刻蚀形貌差异方法

[发明专利]功率半导体器件有源区的制造方法-CN201610529258.X有效
发明人：李学会 -专利权人：深圳深爱半导体股份有限公司
申请日： 2016-07-06 - 公布日： 2019-06-21 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及一种功率半导体器件有源区的制造方法，包括：在衬底上形成栅氧化层；在栅氧化层上形成多晶硅栅极；在衬底内形成P阱；进行N+注入，在P阱内形成N+源区；在衬底和多晶硅栅极上形成注入阻挡介质；光刻并刻蚀掉多晶硅栅极上的注入阻挡介质，多晶硅栅极两侧残留的注入阻挡介质形成注入阻挡侧墙；以多晶硅栅极和注入阻挡侧墙为掩膜进行P+注入，向P阱内注入P型离子；在衬底和多晶硅栅极上淀积介质层；进行接触孔光刻及刻蚀，形成N+源区的接触孔。
功率半导体器件有源制造方法

[发明专利]一种LDMOS栅极的制作方法及产品-CN201210265532.9无效
发明人：潘光燃 -专利权人：北大方正集团有限公司;深圳方正微电子有限公司
申请日： 2012-07-27 - 公布日： 2014-02-12 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种横向双扩散金属氧化物半导体场效应管栅极的制作方法及产品，包括：采用叉指形平面结构制作LDMOS的漏区、源区和多晶硅栅；在每两个相邻的漏区之间的源区中，制作若干个新增场区；在上述新增场区中制作多晶硅层凸起，使上述多晶硅层凸起穿过源区与多晶硅栅相连，并在多晶硅栅上间隔设定距离制作多个多晶硅层凸起，其中，各个多晶硅层凸起均贯穿与多晶硅栅相邻的源区且延伸至源区外的场区；在各个多晶硅层凸起上制作接触孔；制作金属线，利用金属线将所有的多晶硅层凸起上的接触孔串联起来，用以解决现有技术中存在栅极电阻大，LDMOS开关速度慢的问题。
一种 ldmos 栅极制作方法产品

[发明专利]半导体结构及其形成方法-CN202010928090.6在审
发明人：蔡巧明;乔欢 -专利权人：中芯北方集成电路制造（北京）有限公司
申请日： 2020-09-07 - 公布日： 2022-03-08 - 主分类号： H01L29/06 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底，包括用于形成第一器件的第一区域和用于形成第二器件的第二区域，第一器件大于第二器件的工作电压，基底上形成有沿第一方向延伸、且由下而上依次堆叠的高k栅介质层、金属阻挡层和多晶硅栅极，多晶硅栅极两侧基底中形成有源漏掺杂区；在多晶硅栅极侧部的基底上形成层间介质层；在第一区域的多晶硅栅极中形成第一沟槽，包括沿第一方向延伸的竖向沟槽、以及与竖向沟槽的端部相连通的横向沟槽，横向沟槽沿第二方向延伸；去除第二区域的多晶硅栅极，在层间介质层中形成栅极开口；在第一沟槽和栅极开口中形成金属栅极。本发明降低了第一器件的栅极电阻，从而提高半导体结构的性能。
半导体结构及其形成方法

[发明专利]应变CMOS的集成制作方法-CN200510029094.6有效
发明人：宁先捷;邵向峰 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2005-08-25 - 公布日： 2007-02-28 - 主分类号： H01L21/8238 文献下载
摘要：本发明公开了一种应变CMOS的集成制作方法，在形成多晶硅栅极导电结构以及间隔层以后，光刻胶保护PMOS的多晶硅栅极和NMOS区域，对PMOS的源漏进行硅凹陷刻蚀，去除光刻胶层，然后电介质层保护PMOS的多晶硅栅极和NMOS区域，同时进行硅凹陷区域的硅锗外延生长，之后去除电介质层，进行后续的制程。
应变 cmos 集成制作方法

[发明专利]栅极结构及形成方法、半导体结构及形成方法-CN201210133627.5有效
发明人：赵猛 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2012-04-28 - 公布日： 2013-10-30 - 主分类号： H01L29/423 文献下载
摘要：一种栅极结构及形成方法，具有所述栅极结构的半导体结构及形成方法，所述栅极结构的形成方法包括：提供半导体衬底；在所述半导体衬底表面形成堆叠结构，所述堆叠结构包括位于所述半导体衬底表面的栅氧化层和位于所述栅氧化层表面的多晶硅栅；对所述堆叠结构的顶部和侧壁表面进行碳离子注入；对所述堆叠结构的顶部和侧壁表面进行氮离子注入；在所述堆叠结构的顶部和侧壁表面形成第一氧化硅层。由于注入到所述多晶硅栅的氮离子、碳离子会充当杂质陷阱，抑制了多晶硅栅靠近表面的杂质离子的增强扩散效应，使得多晶硅栅靠近表面的杂质离子的掺杂浓度与多晶硅栅内部的杂质离子的掺杂浓度大致相同，所述多晶硅栅的电阻不会提高
栅极结构形成方法半导体

[发明专利]形成源漏极的方法-CN200910198094.7无效
发明人：唐兆云 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2009-10-29 - 公布日： 2011-05-11 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了形成源漏极的方法，该方法在衬底表面形成栅氧化层和多晶硅栅极之后，在栅氧化层以及多晶硅栅极表面依次生长再氧化物和氮化硅Si3N4层；然后，刻蚀衬底表面的Si3N4层；以多晶硅栅极为掩膜，将掺杂物注入衬底中
形成源漏极方法

[发明专利]半导体元件的制作方法及半导体元件-CN201010568174.X有效
发明人：颜天才;林献钦;林家彬;林学仕;陈立勋;廖士贤 -专利权人：台湾积体电路制造股份有限公司
申请日： 2010-11-29 - 公布日： 2011-10-12 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种半导体元件的制作方法及半导体元件，该半导体元件的制作方法，包括在基底的第一及第二区中分别形成第一及第二鳍状结构；在第一及第二鳍状结构上分别形成第一及第二栅极结构，其分别包括第一及第二多晶硅栅极；在基底上形成层间介电层；在层间介电层上进行化学机械研磨以露出第一及第二多晶硅栅极；形成保护层以保护第一多晶硅栅极；移除第二多晶硅栅极，因而形成第一沟槽；移除保护层；部分移除第一多晶硅栅极，因而形成第二沟槽；形成功函数金属层，部分填充第一及第二沟槽；形成填充金属层，填充第一及第二沟槽的余留的部分；及移除位于第一及第二沟槽外的金属层。本发明提出的半导体元件具有较高的金属栅极应力敏感度。
半导体元件制作方法

[发明专利]一种增加晶体管有效沟道长度的方法-CN202010729652.4在审
发明人：马雁飞;宋洋;王昌锋 -专利权人：上海华力集成电路制造有限公司
申请日： 2020-07-27 - 公布日： 2020-10-16 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种增加晶体管有效沟道长度的方法，在衬底上形成有源区；在有源区进行离子注入形成阱；对有源区进行刻蚀形成下沉沟道；在衬底上沉积栅氧化层，沉积多晶硅层，对多晶硅层进行表面平坦化；在多晶硅层表面沉积氮化硅层，接着在氮化硅层上沉积氧化硅层；刻蚀多晶硅层形成多晶硅栅极，栅氧化层作为刻蚀停止层；在多晶硅栅极侧壁形成侧墙；在多晶硅栅极两侧的阱中分别进行离子注入，形成源漏端。本发明可在同等面积下集成更多器件；也可在同等栅极物理尺寸下集成两种及以上沟道长度器件，进而可以使能实现同等功能的版图更加紧凑。
一种增加晶体管有效沟道长度方法