“林泳浩”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果48个，建议您升级VIP下载更多相关专利

[发明专利]一种超结MOSFET的制备方法-CN202110574914.9有效
发明人：赵浩宇;雷秀芳;姜春亮;杜兆董;李伟聪;林泳浩 -专利权人：深圳市威兆半导体股份有限公司
申请日： 2021-05-25 - 公布日： 2022-11-29 - 主分类号： H01L21/336 文献下载
摘要：本申请公开一种超结MOSFET的制备方法，该制备方法通过在N‑漂移区形成多个P型体区后，采用光刻限定的待形成3个以上P+区域的区域，然后通过离子注入、高温推进，在每个P型体区内形成3个以上P+区域，能够降低最终制得的超结MOSFET内的体二极管的阳极的注入效率，体二极管以超结MOSFET的源极、漏极分别为阳极、阴极，阳极注入效率的降低，可使得超结MOSFET的最大反向恢复电流Irrm下降，减少了反向恢复过程的总时间trr，提高反向恢复速度，即增加了超结MOSFET在反向恢复阶段中的快恢复特性；并且P+区域的存在有助于提高器件雪崩耐量的能力。
一种 mosfet 制备方法

[发明专利]一种超结MOSFET器件的仿真方法-CN202210485117.8有效
发明人：李伟聪;姜春亮;雷秀芳;林泳浩 -专利权人：深圳市威兆半导体股份有限公司
申请日： 2022-05-06 - 公布日： 2022-08-12 - 主分类号： G06F30/367 文献下载
摘要：本发明涉及一种超结MOSFET器件的仿真方法，仿真方法包括：构建电路模型，电路模型包括MOSFET模型、JFET模型、体二极管模型和第一电阻模型Ⅰ、第一电阻模型Ⅱ和第二电阻模型；MOSFET模型漏极与JFET模型源极连接；MOSFET模型源极分别与JFET模型栅极、体二级管模型正极连接；第一电阻模型Ⅰ的第一端与JFET模型漏极连接，第一电阻模型Ⅰ的第二端与第一电阻模型Ⅱ的第一端连接；第一电阻模型Ⅱ的第二端与体二极管模型负极连接。本发明提供的仿真方法能有效模拟超结MOSFET器件在各工作区域的特性，仿真准确性高。
一种 mosfet 器件仿真方法

[发明专利]一种改善短路特性的碳化硅MOS器件-CN202210502977.8有效
发明人：李伟聪;姜春亮;雷秀芳;林泳浩 -专利权人：深圳市威兆半导体股份有限公司
申请日： 2022-05-10 - 公布日： 2022-08-12 - 主分类号： H01L29/06 文献下载
摘要：本发明属于半导体器件技术领域，具体涉及一种改善短路特性的碳化硅MOS器件，通过掺杂薄层的设置，当栅压大于阈值电压时，掺杂薄层内形成导电沟道，由于沟道远离阱区与栅氧化层接触面，不受到界面散射，沟道载流子迁移率增加，使器件具有更低的导通电阻。同时通过电流引导层的设置，从掺杂薄层内形成的导电沟道流出的电流实现横向扩展，再进行纵向流动，进一步降低导通电阻。通过夹断层的设置，当器件处于短路状态时，在漏极的高电压作用下，夹断层被耗尽，电流通路减小，器件电阻增加，从而有效限制短路电流密度。本发明的碳化硅MOS器件在实现正常工作状态下低导通电阻的同时，有效降低在短路状态下的电流密度，保护器件不被烧毁。
一种改善短路特性碳化硅 mos 器件

[发明专利]槽栅超结VDMOS器件、芯片及终端设备-CN202110581224.6有效
发明人：任敏;李长泽;李泽宏;李伟聪;林泳浩 -专利权人：深圳市威兆半导体有限公司
申请日： 2021-05-26 - 公布日： 2022-07-12 - 主分类号： H01L29/78 文献下载
摘要：本申请公开一种槽栅超结VDMOS器件、芯片及终端设备。该槽栅超结VDMOS器件包括元胞结构和开关管；元胞结构包括超结结构，超结结构的顶端设有沟槽栅极结构，沟槽栅极结构包括从上至下依次层叠设置的N型多晶硅区和P型多晶硅区，N型多晶硅区的上表面设有金属层，P型多晶硅区通过多晶走线与栅极连接，沟槽栅极结构的两侧分别设有P型基区，每侧的P型基区的上表面均设有相接触的N+源区和P+体区，且N+源区紧邻沟槽栅极结构，每侧的N+源区的部分上表面和P+体区的上表面设有源极金属；开关管跨接在金属层与源极金属之间，当开关管导通时，P型基区的表面形成供电流通过的导电沟道。本申请可以提高反向恢复特性。
槽栅超结 vdmos 器件芯片终端设备

[发明专利]一种带温度采样功能的屏蔽栅器件-CN202210403811.0有效
发明人：李伟聪;姜春亮;雷秀芳;林泳浩 -专利权人：深圳市威兆半导体有限公司
申请日： 2022-04-18 - 公布日： 2022-06-17 - 主分类号： H01L23/544 文献下载
摘要：本发明属于半导体器件技术领域，具体涉及一种带温度采样功能的屏蔽栅器件，器件的元胞区包括多个常规元胞和多个采样元胞，通过利用所述采样元胞中多晶硅PN结二极管正向压降的负温度特性，将多晶硅PN结二极管作为温度传感器实时监测屏蔽栅器件的温度变化。由于采样元胞与常规元胞集成，能够更好监测到屏蔽栅器件的内部温度，从而在出现过温时及时检测，避免器件被烧毁。同时由于采样元胞的结构相对于常规元胞微调，因此采样元胞与常规元胞工艺兼容，采样相同工艺步骤制作完成，不会过多增加工艺难度，节约成本。
一种温度采样功能屏蔽器件

[发明专利]超结MOSFET器件及芯片-CN202110554780.4有效
发明人：任敏;李长泽;李泽宏;林泳浩;李伟聪 -专利权人：深圳市威兆半导体有限公司
申请日： 2021-05-20 - 公布日： 2022-04-15 - 主分类号： H01L29/78 文献下载
摘要：本申请公开一种超结MOSFET器件及芯片。该超结MOSFET器件包括N型外延层以及位于N型外延层上的元胞区和终端区；元胞区包括第一超结结构，第一超结结构两侧的上表面各设有第一P型基区，第一超结结构中间的上端面上设有第一多晶硅栅极，第一多晶硅栅极的下表面以及两侧面均设有第一氧化层，第一氧化层的外围设有源极金属；终端区包括第二超结结构，第二超结结构的上表面设有第二P型基区，第二P型基区的上表面设有第二氧化层，第二氧化层上设有第二多晶硅栅极；通过控制第一多晶硅栅极以及第二多晶硅栅极的状态，以控制在第一P型基区的表面形成供电流通过的导电沟道。本申请可以提高反向恢复特性。
mosfet 器件芯片

[发明专利]复合终端结构及其制备方法-CN202110695000.8有效
发明人：李伟聪;林泳浩;姜春亮;王雯沁 -专利权人：珠海市浩辰半导体有限公司
申请日： 2021-06-22 - 公布日： 2022-04-15 - 主分类号： H01L29/40 文献下载
摘要：本申请公开一种复合终端结构及其制备方法，该复合终端结构包括N‑型半导体漂移区，N‑型半导体漂移区包括P型半导体场限环、P‑型半导体VLD区和N+型半导体场限环，P‑型半导体VLD区的一侧面与P型半导体场限环的部分另一侧面共面，N+型半导体场限环的另一侧面与所述N‑型半导体漂移区的另一侧面齐平；P‑型半导体VLD区中的掺杂离子的浓度小于P型半导体场限环中的掺杂离子的浓度；一个或间隔的多个第一场板，自P‑型半导体VLD区的上表面向外延伸，第一场板覆盖绝缘介质层的部分上表面并填充接触孔。相对于传统VLD终端，本申请可实现在高温下可靠性更好，不易受制造工艺线引入的表面固定电荷影响。
复合终端结构及其制备方法

[发明专利]埋层终端结构及其制备方法-CN202110695201.8有效
发明人：李伟聪;林泳浩;姜春亮;王雯沁 -专利权人：珠海市浩辰半导体有限公司
申请日： 2021-06-22 - 公布日： 2022-04-15 - 主分类号： H01L29/40 文献下载
摘要：本申请公开一种埋层终端结构及其制备方法，其中，埋层终端结构包括N‑型半导体漂移区，N‑型半导体漂移区包括P型半导体场限环、P‑型半导体埋层和N+型半导体场限环，P‑型半导体埋层中的掺杂离子的浓度小于P型半导体场限环中的掺杂离子的浓度；绝缘介质层，设于N‑型半导体漂移区的上表面，分别与P型半导体场限环的部分上表面、P‑型半导体埋层的部分上表面和N+型半导体场限环的部分上表面接触，与P‑型半导体埋层的接触区设有接触孔；第一场板，通过接触孔与P‑型半导体埋层接触。本申请可以使埋层终端结构在高温下不容易击穿，可靠性和稳定性更好。
终端结构及其制备方法

[发明专利]一种终端结构、半导体器件及制作方法-CN202110651513.9有效
发明人：李伟聪;林泳浩;姜春亮;王雯沁 -专利权人：珠海市浩辰半导体有限公司
申请日： 2021-06-10 - 公布日： 2022-04-15 - 主分类号： H01L29/40 文献下载
摘要：本申请公开了一种终端结构、半导体器件及制作方法，终端结构包括第一导电类型的漂移区，漂移区设置有沟槽、第一导电类型的掺杂区和第二导电类型的第一体区，沟槽为阶梯型，包括第一深度区和第二深度区；第一深度区填充有介电材料，介电材料中插入有第一电极，第二深度区填充有多晶硅场板；第一掺杂区上设置有第二电极，第二电极分别与多晶硅场板和第一电极连接。该阶梯型沟槽的终端结构，多晶硅场板构成一级场板，可以防止第一体区与漂移区形成的PN结被提前击穿，第一电极构成二级场板，可以防止第一深度区的底部角落处被提前击穿，该终端结构的沟槽表面电场分布更加均匀，在提升终端结构耐压的同时，使终端结构的面积大幅减小。
一种终端结构半导体器件制作方法

[发明专利]一种终端结构、半导体器件及制作方法-CN202110651512.4有效
发明人：李伟聪;林泳浩;姜春亮;王雯沁 -专利权人：珠海市浩辰半导体有限公司
申请日： 2021-06-10 - 公布日： 2022-04-15 - 主分类号： H01L29/40 文献下载
摘要：本申请公开了一种终端结构、半导体器件及制作方法，终端结构包括第一导电类型的漂移区，漂移区设置有沟槽、第一导电类型的掺杂区和第二导电类型的第一体区，沟槽包括第一深度区、第二深度区和第三深度区；第一深度区填充介电材料，介电材料中插入第一电极，第二深度区设置有第一多晶硅场板；第一多晶硅场板和第一电极连接第二电极，第三深度区设置有第二多晶硅场板，掺杂区和第二多晶硅场板上设置截止环。该终端结构，第一多晶硅场板防止第一体区与漂移区形成的PN结被提前击穿，第一电极防止第一深度区的底部角落处被提前击穿，第二多晶硅场板防止击穿发生在截止环。该结构在提升终端结构耐压的同时，使终端结构的面积减小。
一种终端结构半导体器件制作方法

[实用新型]屏蔽栅MOSFET器件和芯片-CN202122093215.0有效
发明人：李伟聪;姜春亮;林泳浩;雷秀芳 -专利权人：深圳市威兆半导体有限公司
申请日： 2021-08-31 - 公布日： 2022-04-12 - 主分类号： H01L29/78 文献下载
摘要：本申请涉及屏蔽栅MOSFET器件和芯片，该屏蔽栅MOSFET器件中的元胞结构体包括第一导电类型漂移区，第一导电类型漂移区的第一上表面设置屏蔽栅，屏蔽栅的上方设置控制栅，第一导电类型漂移区和控制栅各自与屏蔽栅之间设置第一隔离层，第一导电类型漂移区的第二上表面设置第二导电类型基区，第二导电类型基区的上方设置第一导电类型源区，第一导电类型源区中靠近控制栅的第三上表面设置第二隔离层，第二隔离层的部分上表面与第一导电类型源区中远离控制栅的第四上表面设有源极金属层，第二上表面与第一上表面各自所在区域的漂移区的厚度之差大于或等于屏蔽栅层与第一隔离层的厚度之和。上述屏蔽栅MOSFET器件降低了栅源电容。
屏蔽 mosfet 器件芯片

[实用新型]超结功率MOSFET-CN202120976676.X有效
发明人：雷秀芳;姜春亮;赵浩宇;李伟聪;林泳浩 -专利权人：深圳市威兆半导体有限公司
申请日： 2021-05-08 - 公布日： 2022-02-01 - 主分类号： H01L29/78 文献下载
摘要：本申请公开一种超结功率MOSFET，在MOSFET的截面上，其包括：半导体衬底，半导体衬底具有相对设置的第一主表面和第二主表面；设于第一主表面上的漏极；设于第二主表面上的第一导电类型区，第一导电类型区包括n个第二导电类型区和n个沟槽，n为正整数，第二导电类型区沿水平方向间隔设置，第二导电类型区之间的第一导电类型区与第二导电类型区形成超结结构，沟槽对应设于第二导电类型区上，沟槽底部与第二导电类型区相接触；沿沟槽及沟槽之间的平面设有栅极氧化层，平面与沟槽开口处于同一水平面上，沟槽内填充有沟槽栅极，平面上的栅极氧化层上设有平面栅极；沟槽栅极上设有源极。该MOSFET具有超低电容，更优化的FOM。
功率 mosfet

[实用新型]超结MOSFET终端-CN202121253482.3有效
发明人：赵浩宇;雷秀芳;姜春亮;杜兆董;李伟聪;林泳浩 -专利权人：深圳市威兆半导体有限公司
申请日： 2021-06-04 - 公布日： 2022-02-01 - 主分类号： H01L29/78 文献下载
摘要：本申请公开一种超结MOSFET终端，包括N+型衬底及设于所述N+型衬底上表面的N‑型外延层，所述N‑型外延层包括元胞区，包围所述元胞区的过渡区，以及包围所述过渡区的终端区；所述过渡区中设有至少一个过渡区P柱；所述终端区中设有间隔分布的多个终端区P柱；最靠近终端区的过渡区P柱与多个所述终端区P柱的宽度及相邻P柱的中心线的间距沿第一方向均逐渐减小。本申请可以减少超结MOSFET终端占据的芯片面积，进而减少超结MOSFET终端的应用成本。
mosfet 终端

[实用新型]一种终端结构及半导体器件-CN202121305452.2有效
发明人：李伟聪;林泳浩;姜春亮;王雯沁 -专利权人：珠海市浩辰半导体有限公司
申请日： 2021-06-10 - 公布日： 2021-12-14 - 主分类号： H01L29/40 文献下载
摘要：本申请公开了一种终端结构及半导体器件，终端结构包括第一导电类型的漂移区，漂移区设置有沟槽、第一导电类型的掺杂区和第二导电类型的第一体区，沟槽包括第一深度区、第二深度区和第三深度区；第一深度区填充介电材料，介电材料中插入第一电极，第二深度区设置有第一多晶硅场板；第一多晶硅场板和第一电极连接第二电极，第三深度区设置有第二多晶硅场板，掺杂区和第二多晶硅场板上设置截止环。该终端结构，第一多晶硅场板防止第一体区与漂移区形成的PN结被提前击穿，第一电极防止第一深度区的底部角落处被提前击穿，第二多晶硅场板防止击穿发生在截止环。该结构在提升终端结构耐压的同时，使终端结构的面积减小。
一种终端结构半导体器件

[实用新型]一种终端结构及半导体器件-CN202121306194.X有效
发明人：李伟聪;林泳浩;姜春亮;王雯沁 -专利权人：珠海市浩辰半导体有限公司
申请日： 2021-06-10 - 公布日： 2021-12-14 - 主分类号： H01L29/40 文献下载
摘要：本申请公开了一种终端结构及半导体器件，终端结构包括第一导电类型的漂移区，漂移区设置有沟槽、第一导电类型的掺杂区和第二导电类型的第一体区，沟槽为阶梯型，包括第一深度区和第二深度区；第一深度区填充有介电材料，介电材料中插入有第一电极，第二深度区设置有场板，场板的宽度大于等于第一电极的宽度；第一掺杂区上设置有第二电极，第二电极分别与场板和第一电极连接。该阶梯型沟槽的终端结构，场板可以防止第一体区与漂移区形成的PN结被提前击穿，第一电极构成二级场板，可以防止第一深度区的底部角落处被提前击穿，该终端结构的沟槽表面电场分布更加均匀，在提升终端结构耐压的同时，使终端结构的面积大幅减小。
一种终端结构半导体器件

1
2
3
4
下一页»
尾页
共 48 条