“多晶硅栅极层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2553655个，建议您升级VIP下载更多相关专利

[发明专利]半导体结构及其形成方法-CN202011332682.8在审
发明人：蔡巧明 -专利权人：中芯北方集成电路制造（北京）有限公司
申请日： 2020-11-24 - 公布日： 2022-05-27 - 主分类号： H01L29/06 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底，包括用于形成第一器件的第一器件区和用于形成第二器件的第二器件区，第一器件的沟道长度大于第二器件的沟道长度；在基底上形成多晶硅栅极层，第一器件区的多晶硅栅极层包括底部多晶硅栅极层和凸出于底部多晶硅栅极层的多个顶部多晶硅栅极层；在多晶硅栅极层侧部的基底上形成层间介质层，层间介质层还覆盖底部多晶硅栅极层，并露出第二器件区的多晶硅栅极层顶部；去除第二器件区的多晶硅栅极层形成栅极开口；在栅极开口中形成金属栅极层。本发明在第一器件区形成指状的多晶硅栅极层，从而在形成金属栅极层的过程中，有利于改善第一器件区的多晶硅栅极层的顶面凹陷问题。
半导体结构及其形成方法

[发明专利]半导体装置的制造方法以及半导体装置-CN201280024037.7无效
发明人：舛冈富士雄;中村広记 -专利权人：新加坡优尼山帝斯电子私人有限公司
申请日： 2012-05-18 - 公布日： 2014-01-29 - 主分类号： H01L21/336 文献下载
摘要：半导体装置的制造方法，包括下述步骤：于鳍状硅层(103)的周围形成第一绝缘膜(104)，于鳍状硅层的上部形成柱状硅层(106)；向柱状硅层上部、鳍状硅层上部与柱状硅层下部注入杂质而形成扩散层；及形成栅极绝缘膜、多晶硅栅极电极(114a)、多晶硅栅极配线(114b)及多晶硅栅极焊垫(114c)。多晶硅栅极电极与多晶硅栅极焊垫的宽度宽于多晶硅栅极配线的宽度。半导体装置的制造方法随后包括下述步骤：堆积层间绝缘膜(120)，并且使多晶硅栅极电极及多晶硅栅极配线露出，对多晶硅栅极电极及多晶硅栅极配线进行蚀刻后，堆积金属层(121)，以形成金属栅极电极(121a)与金属栅极配线(121b)；及形成接触部。
半导体装置制造方法以及

[发明专利]制作半导体器件的方法-CN201010251352.6无效
发明人：张力群 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2010-08-10 - 公布日： 2012-03-14 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种制作半导体器件的方法，包括：提供衬底；在衬底的表面形成多晶硅层；在多晶硅层的表面形成掩膜层；图案化掩膜层和多晶硅层，以形成多晶硅栅极和位于所述多晶硅栅极表面的阻挡层，并在多晶硅栅极的两侧制作侧墙；在多晶硅栅极的两侧掺杂形成源极和漏极；在衬底的表面和阻挡层的表面形成自对准多晶硅化物层；在自对准多晶硅化物层的表面和侧墙的表面形成层间介电层；用化学机械研磨方法去除层间介电层至多晶硅栅极；去除多晶硅栅极形成容纳金属栅极的沟槽；在沟槽中掺杂形成金属栅极。根据本发明的方法，使得不同多晶硅栅极的刻蚀速度基本相同，这样保证了刻蚀效果，从而确保了后续形成的金属栅极的质量。
制作半导体器件方法

[发明专利]一种半导体器件及其制作的方法-CN201310340761.7在审
发明人：刘金华 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-08-06 - 公布日： 2015-02-11 - 主分类号： H01L21/8238 文献下载
摘要：本发明公开了一种制作半导体器件的方法，包括下列步骤，提供半导体衬底；在所述半导体衬底上形成多晶硅层；在所述多晶硅层上形成具有第一开口的第一硬掩膜层；在所述第一开口中形成第二硬掩膜层；图案化所述第一硬掩膜层和所述第二硬掩膜层，以形成与所述第一开口方向垂直的栅极掩膜图案；去除所述第二硬掩膜层；根据图案化的所述第一硬掩膜层刻蚀所述多晶硅层，以形成第一多晶硅栅极层和第二多晶硅栅极层；在所述第一多晶硅栅极层和所述第二多晶硅栅极层之间形成第一阻挡层本发明提出了一种新的图案化定义多晶硅栅极的方法，根据本发明的制作方法，在N型多晶硅栅极和P型多晶硅栅极之间形成有二氧化硅层，二氧化硅层将N型多晶硅栅极和P型多晶硅栅极隔离，以避免在进行N型多晶硅栅极预掺杂和P型多晶硅栅极预掺杂时两者之间发生横向扩散的现象。
一种半导体器件及其制作方法

[发明专利]CMOS图像传感器的制造方法及CMOS图像传感器-CN201911360932.6在审
发明人：李晓玉;秋沉沉 -专利权人：上海华力微电子有限公司
申请日： 2019-12-25 - 公布日： 2020-04-03 - 主分类号： H01L27/146 文献下载
摘要：本发明提供了一种CMOS图像传感器的制造方法，包括：提供一衬底，所述衬底上形成有栅氧化层和多晶硅栅极，所述多晶硅栅极和所述栅氧化层的交界处形成有氧空位；对所述多晶硅栅极进行P型离子注入；对所述多晶硅栅极进行氟离子注入以使氟离子占据所述氧空位，并去除所述掩膜层。进一步的，本发明还提供一种CMOS图像传感器，包括：衬底、栅氧化层以及多晶硅栅极，其中，所述多晶硅栅极中注入的氟离子占据所述多晶硅栅极和所述栅氧化层的交界处的氧空位。对所述多晶硅栅极进行氟离子注入可以使得所述氟离子占据所述氧空位并与所述多晶硅栅极的硅原子形成共价键，改善多晶硅栅极和所述栅氧化层交界处的晶格缺陷，从而改善CMOS图像传感器的随机噪声缺陷。
cmos 图像传感器制造方法

[发明专利]防止多晶硅栅极被研磨的方法-CN201410512495.6在审
发明人：杨贵璞;王坚;王晖 -专利权人：盛美半导体设备(上海)有限公司
申请日： 2014-09-29 - 公布日： 2016-04-27 - 主分类号： H01L21/28 文献下载
摘要：本发明揭示了一种防止多晶硅栅极被研磨的方法，包括如下步骤：以多晶硅栅极的顶部为量测点测量多晶硅栅极上方的层间介电层的厚度，并将测量的厚度值作为层间介电层的前值厚度；根据层间介电层的前值厚度和预设的多晶硅栅极上方需保留的层间介电层的厚度，计算多晶硅栅极上方需要去除的层间介电层的厚度；采用化学机械研磨将多晶硅栅极上方需要去除的层间介电层去除。本发明通过测量多晶硅栅极上方的层间介电层的厚度来获得层间介电层的前值厚度，消除了多晶硅栅极厚度对层间介电层前值厚度的影响，使得层间介电层的前值厚度更准确，从而避免了多晶硅栅极被研磨，提高了器件的良率。
防止多晶栅极研磨方法

[发明专利]改善掺杂与非掺杂多晶硅栅极刻蚀形貌差异的方法-CN201210343505.9有效
发明人：唐在峰;吕煜坤;方超;张旭升 -专利权人：上海华力微电子有限公司
申请日： 2012-09-17 - 公布日： 2013-01-09 - 主分类号： H01L21/28 文献下载
摘要：本发明提供了一种改善掺杂多晶硅栅极与非掺杂多晶硅栅极刻蚀形貌差异的方法，利用存在有高度差的硬掩膜层，再加上正常的多晶硅栅极刻蚀所需的光照，对同时存在掺杂多晶硅和未掺杂多晶硅的衬底进行刻蚀，掺杂多晶硅栅极与非掺杂多晶硅栅极同时制作完成本发明所述方法制作得到的多晶硅栅极，掺杂多晶硅栅极和非掺杂多晶硅栅极形貌基本一致，没有出现现有技术中常常遇到的缺陷。
改善掺杂多晶栅极刻蚀形貌差异方法

[发明专利]半导体结构及其形成方法-CN202110420044.X在审
发明人：蔡巧明;马丽莎 -专利权人：中芯北方集成电路制造（北京）有限公司
申请日： 2021-04-19 - 公布日： 2022-10-21 - 主分类号： H01L29/423 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底，基底上形成有多晶硅栅极层，包括底部栅极层和凸立于底部栅极层上的多个顶部栅极层，相邻的顶部栅极层和底部栅极层围成凹槽；在多晶硅栅极层侧部的基底上形成层间介质层，层间介质层覆盖多晶硅栅极层的侧壁，层间介质层还填充于凹槽中；刻蚀多晶硅栅极层，形成露出剩余多晶硅栅极层的第一栅极开口；在第一栅极开口中形成电连接剩余多晶硅栅极层的金属栅极层，剩余多晶硅栅极层和金属栅极层共同作为第一栅极结构，且金属栅极层作为第一栅极结构的外接端子。本发明避免了形成金属硅化物的制程对第一栅极结构侧部的层间介质层的损伤，从而降低了不同区域基底上的层间介质层产生高度差的概率。
半导体结构及其形成方法

[发明专利]多晶硅栅极的形成方法-CN201310066824.4有效
发明人：张翼英 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-03-01 - 公布日： 2014-09-03 - 主分类号： H01L21/28 文献下载
摘要：本发明提供了一种多晶硅栅极的形成方法，所述多晶硅栅极的形成方法包括：提供半导体衬底，所述半导体衬底上具有自下至上依次层叠的多晶硅层和掩模层；选择性去除所述掩模层，以形成掩模图形；在所述掩模图形的侧壁上制备侧墙；对所述多晶硅层进行干法刻蚀，以形成多晶硅栅极，刻蚀气体对所述多晶硅栅极的侧壁的刻蚀速率大于所述侧壁上有机物的沉积速率；去除所述侧墙；以及对所述半导体衬底进行刻蚀，以形成浅槽隔离。在本发明提供的多晶硅栅极的形成方法，能够使得多晶硅栅极具有光滑、平整的侧壁，从而保证多晶硅栅极的电性能。
多晶栅极形成方法

[发明专利]掺杂的多晶硅栅极的制作方法、MOS晶体管及其制作方法-CN201110391707.6有效
发明人：霍介光;赵立新 -专利权人：格科微电子(上海)有限公司
申请日： 2011-11-30 - 公布日： 2012-03-14 - 主分类号： H01L21/28 文献下载
摘要：本发明涉及一种掺杂的多晶硅栅极的制作方法、MOS晶体管及其制作方法。该掺杂的多晶硅栅极的制作方法包括：提供半导体衬底，所述半导体衬底上形成有多晶硅层；在所述多晶硅层上形成合金层，所述合金层的厚度不超过400埃；图形化所述多晶硅层与合金层以形成多晶硅栅极；对所述半导体衬底注入离子，以在所述多晶硅栅极两侧的半导体衬底中形成离子掺杂区并且在所述多晶硅栅极中掺杂所述离子。
掺杂多晶栅极制作方法 mos 晶体管及其

[发明专利]多晶硅栅极的形成方法-CN201310383307.X有效
发明人：孟晓莹;王冬江 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-08-28 - 公布日： 2017-06-16 - 主分类号： H01L21/28 文献下载
摘要：本发明公开了一种多晶硅栅极的形成方法，包括提供衬底；在衬底上形成多晶硅层、及位于多晶硅层上的图形化掩模层；以图形化掩模层为掩模，对多晶硅层进行第一各向异性干法刻蚀，以去除部分厚度的多晶硅层，形成多晶硅栅极的上部；在加热条件下，利用含H2的气体进行第二各向异性干法刻蚀，以对多晶硅栅极上部的侧壁进行修整；第二各向异性干法刻蚀之后，对多晶硅层进行第三各向异性干法刻蚀，以去除部分厚度的多晶硅层下方的剩余多晶硅层，形成多晶硅栅极利用该方法可以减小多晶硅栅极的线宽粗糙度。
多晶栅极形成方法

[发明专利]集成高K金属栅极和氧化物多晶硅栅极的结构和制备方法-CN202110330235.7在审
发明人：关天鹏;刘珩;杨志刚;冷江华 -专利权人：上海华力集成电路制造有限公司
申请日： 2021-03-29 - 公布日： 2021-07-20 - 主分类号： H01L29/423 文献下载
摘要：本发明提供一种集成高K金属栅极和氧化物多晶硅栅极的结构和制备方法，位于衬底上的氧化物多晶硅栅极；包含高K介质层和位于其上的金属栅层；高K金属栅极不完全覆盖于氧化物多晶硅栅极一侧；氧化物多晶硅栅极及高K金属栅极外侧的衬底上设有金属硅化物层；氧化物多晶硅栅极中未被覆盖的表面设有金属硅化物层；栅极侧墙；层间介质层；衬底上的金属硅化物、氧化物多晶硅栅极表面的金属硅化物以及金属电极层的上表面设有贯穿于层间介电层中的导电接触件。本发明的集成高K金属栅极和氧化物多晶硅栅极的结构同时具有高K金属栅极和氧化物多晶硅栅极，互相兼容，在工作时互相独立，在多种栅极共存的半导体器件等特定领域得到实际应用。
集成金属栅极氧化物多晶结构制备方法

[发明专利]SONOS快闪存储器的制作方法-CN200610119062.X无效
发明人：徐丹;蔡信裕;陈文丽 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2006-12-04 - 公布日： 2008-06-11 - 主分类号： H01L21/8247 文献下载
摘要：一种SONOS快闪存储器的制作方法，包括如下步骤：提供半导体衬底，所述半导体衬底上形成有多晶硅栅极结构、位于多晶硅栅极结构之间的介质层以及半导体衬底内位于栅极结构两侧的源极和漏极，所述多晶硅栅极结构具有作为栅极的第一多晶硅层；在多晶硅栅极结构以及介质层表面形成第二多晶硅层；刻蚀第二多晶硅层和第一多晶硅层形成字线；采用湿法刻蚀工艺刻蚀第二多晶硅层和第一多晶硅层。本方法避免在介电层的侧壁产生多晶硅残留，而且不会对第一多晶硅层和第二多晶硅层造成过刻蚀。
sonos 闪存制作方法

[发明专利]改进离子掺杂多晶硅栅极刻蚀工艺的方法-CN201310228606.6无效
发明人：束伟夫;唐在峰;方超;任昱;张旭升 -专利权人：上海华力微电子有限公司
申请日： 2013-06-08 - 公布日： 2013-10-09 - 主分类号： H01L21/28 文献下载
摘要：一种改进离子掺杂多晶硅栅极刻蚀工艺的方法，包括：利用膜厚测量仪，在测量多晶硅栅极硬掩模层厚度的测量的工艺中，测量多晶硅栅极中离子掺杂多晶硅栅极的厚度和多晶硅栅极生长的原始厚度；利用测量得到的多晶硅栅极生长的原始厚度，减去离子掺杂多晶硅栅极的厚度，得到非掺杂多晶硅栅极的厚度；对离子掺杂多晶硅栅极进行刻蚀，其中根据第一公式和离子掺杂多晶硅栅极的厚度来计算离子掺杂多晶硅栅极的第一刻蚀时间，通过先进制程控制来实时修正每片硅片的第一刻蚀时间；对非掺杂多晶硅栅极进行刻蚀，其中根据第二公式和非掺杂多晶硅栅极的厚度来计算非掺杂多晶硅栅极的第二刻蚀时间，其中通过先进制程控制来实时修正每片硅片的第二刻蚀时间。
改进离子掺杂多晶栅极刻蚀工艺方法

[发明专利]顶部带有硬质掩膜层的多晶硅栅极结构及制备方法-CN200810043325.2有效
发明人：吕煜坤;孙娟 -专利权人：上海华虹NEC电子有限公司
申请日： 2008-05-06 - 公布日： 2009-11-11 - 主分类号： H01L29/423 文献下载
摘要：本发明公开了一种顶部带有硬质掩膜层的多晶硅栅极结构，其顶部的尺寸小于多晶硅栅极底部的尺寸。本发明还公开了一种制备顶部带有硬质掩膜层的多晶硅栅极结构的方法，包括以下步骤：1.获得顶部为直角的垂直多晶硅栅极，并保留栅极上面的硬质掩膜层；2.用具备流动性的填充材料回填晶圆，并将晶圆覆盖；3.回刻填充材料，使得多晶硅顶角区域暴露出来；4.采用等离子刻蚀工艺对多晶硅栅极顶部进行刻蚀，使得多晶硅栅极顶部的尺寸小于多晶硅栅极底部的尺寸；5.去除残余的填充材料。利用本发明方法制备的多晶硅栅极，其缩小的栅极顶部有助于增加栅极顶部到接触孔之间介质层厚度，增加击穿电压，提高成品率。
顶部带有硬质掩膜层多晶栅极结构制备方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条