“图案化金属硬掩模层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果6934632个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件的制作方法-CN201911191431.X在审
发明人：高林 -专利权人：长江存储科技有限责任公司
申请日： 2019-11-28 - 公布日： 2020-02-04 - 主分类号： H01L21/768 文献下载
摘要：本发明涉及一种半导体器件的制作方法，包括以下步骤：提供半导体结构，半导体结构具有键合层；在键合层上覆盖金属硬掩模层；图案化金属硬掩模层，形成金属硬掩模图案；以金属硬掩模图案为掩模在键合层中形成通孔；在金属硬掩模图案表面及通孔中覆盖互连材料；以及进行平坦化，平坦化去除键合层表面的金属硬掩模图案及互连材料，停留在键合层上，且保留通孔中的互连材料作为互连结构。
键合层金属硬掩模互连材料通孔半导体结构平坦化图案图案化金属硬掩模层金属硬掩模层半导体器件互连结构图案表面覆盖去除掩模停留保留制作

[发明专利]自对齐双间隔件图案化工艺-CN201410738380.9在审
发明人：蔡政勋;吴永旭;黄琮闵;李忠儒;包天一;眭晓林 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-12-05 - 公布日： 2015-06-10 - 主分类号： H01L21/027 文献下载
摘要：本发明的实施例为形成半导体器件的方法和图案化半导体器件的方法。一个实施例为形成半导体器件的方法，该方法包括在半导体器件层上方形成第一硬掩模层，第一硬掩模层包括含金属材料，在第一硬掩模层上方形成第二硬掩模层，以及在第二硬掩模层上方形成第一组含金属间隔件。该方法进一步包括使用第一组含金属间隔件作为掩模来图案化第二硬掩模层，在图案化后的第二硬掩模层的侧壁上形成第二组含金属间隔件，以及采用第二组含金属间隔件作为掩模来图案化第一硬掩模层。本发明还提供自对齐双间隔件图案化工艺。
对齐间隔图案化工

[发明专利]形成半导体器件的方法及图案化半导体器件的方法-CN201911157833.8有效
发明人：蔡政勋;吴永旭;黄琮闵;李忠儒;包天一;眭晓林 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-12-05 - 公布日： 2022-05-06 - 主分类号： H01L21/033 文献下载
摘要：本发明的实施例为形成半导体器件的方法和图案化半导体器件的方法。一个实施例为形成半导体器件的方法，该方法包括在半导体器件层上方形成第一硬掩模层，第一硬掩模层包括含金属材料，在第一硬掩模层上方形成第二硬掩模层，以及在第二硬掩模层上方形成第一组含金属间隔件。该方法进一步包括使用第一组含金属间隔件作为掩模来图案化第二硬掩模层，在图案化后的第二硬掩模层的侧壁上形成第二组含金属间隔件，以及采用第二组含金属间隔件作为掩模来图案化第一硬掩模层。本发明还提供自对齐双间隔件图案化工艺。
形成半导体器件方法图案

[发明专利]内连线工艺-CN200710138367.X有效
发明人：马宏;白世杰 -专利权人：联华电子股份有限公司
申请日： 2007-08-01 - 公布日： 2009-02-04 - 主分类号： H01L21/768 文献下载
摘要：于基底上形成介电层。接着，于介电层上形成具有沟槽开口的图案化金属硬掩模层。于图案化金属硬掩模层上共形地形成介电硬掩模层，并填入沟槽开口中。定义光致抗蚀剂图案以移除沟槽开口中部分介电硬掩模层与部分介电层，以于介电层中形成第一开口。移除光致抗蚀剂图案。以图案化金属硬掩模层为掩模，进行第一蚀刻工艺，在图案化金属硬掩模层的沟槽开口的范围内，在介电层中形成沟槽与由第一开口向下延伸的第二开口。第二开口暴露出导电区。于沟槽与第二开口中形成导体层。
连线工艺

[发明专利]在超高密度集成电路中产生对准的过孔的方法-CN201811116294.9在审
发明人：常润滋;佘敏 -专利权人：马维尔国际贸易有限公司
申请日： 2018-09-25 - 公布日： 2019-04-02 - 主分类号： H01L21/768 文献下载
摘要：提供了一种在集成电路中形成与金属线对准的过孔的方法。该方法包括：形成堆叠的电介质层、加帽层、硬掩模层以及第一膜层和第一光刻胶层；图案化第一光刻胶层以提供金属线掩模；基于图案化的第一光刻胶层蚀刻硬掩模层，以形成金属线掩模；灰化第一光刻胶层和第一膜层；在硬掩模层上形成第二膜层和第二光刻胶层；图案化第二光刻胶层以跨金属线掩模的相对侧形成过孔掩模；基于图案化的第二光刻胶层蚀刻第二膜层和加帽层；灰化第二光刻胶层和第二膜层；基于硬掩模层的图案蚀刻电介质层和加帽层，以提供过孔区域和金属线区域；蚀刻硬掩模层和加帽层；以及执行双镶嵌工艺操作，以在过孔区域和金属线区域中形成过孔和金属线。
光刻胶层硬掩模层金属线图案化加帽蚀刻膜层掩模金属线区域第一膜层电介质层孔区域灰化对准超高密度集成电路双镶嵌工艺过孔掩模图案蚀刻堆叠集成电路

[发明专利]金属内连线的制作方法与结构-CN200610005188.4有效
发明人：周珮玉;黄俊仁 -专利权人：联华电子股份有限公司
申请日： 2006-01-13 - 公布日： 2007-07-18 - 主分类号： H01L21/768 文献下载
摘要：一金属内连线工艺与结构，其提供设有第一导电体的衬底，先于衬底上形成第一介电层与第一图案化硬掩模，再用第一图案化硬掩模蚀刻形成第一开口与第二导电体，并于第一图案化硬掩模上形成第二介电层与第二图案化硬掩模。最后用第二图案化硬掩模作蚀刻掩模且用第一图案化硬掩模作蚀刻停止层形成第二开口与第三导电体。
金属连线制作方法结构

[发明专利]双硬掩模光刻工艺-CN201280070393.2有效
发明人： J·C·阿诺德;S·D·伯恩斯;S·J·福尔摩斯;D·V·霍拉克;M·桑卡拉潘迪恩;Y·尹 -专利权人：国际商业机器公司
申请日： 2012-12-20 - 公布日： 2017-11-21 - 主分类号： G03F1/68 文献下载
摘要：使用线图案对互连级电介质层之上的第一金属硬掩模层图案化。至少一个电介质材料层、第二金属硬掩模层、第一有机平面化层(OPL)以及第一光刻胶被施加在第一金属硬掩模层之上。第一通路图案被从所述第一光刻胶层转移到所述第二金属硬掩模层。第二OPL和第二光刻胶层被施加并使用第二通路图案进行图案化，该第二通路图案被转移到所述第二金属硬掩模层内。第一和第二通路图案的第一合成图案被转移到所述至少一个电介质材料层内。使用第一金属硬掩模层中的开口区域限制第一合成图案的第二合成图案被转移到互连级电介质材料层内。
双硬掩模光刻工艺

[发明专利]形成图案的方法-CN201010003221.6无效
发明人：姚宗良 -专利权人：联华电子股份有限公司
申请日： 2010-01-11 - 公布日： 2011-07-13 - 主分类号： G03F7/00 文献下载
摘要：本发明提供一种形成图案的方法，首先提供待蚀刻的材料层，材料层可以为待形成金属内连线的介电层，接着在材料层上形成图案化硬掩模，其中图案化硬掩模可以为多层或是单层结构，例如至少一含金属原子材料所构成的图案化硬掩模，然后，再进行预处理工艺，此预处理工艺可以包含氮化工艺、氧化工艺或紫外光照射，其主要目的是将含金属原子材料的表面性质改变，使得含金属原子材料在蚀刻过程中不会不利地和蚀刻气体反应，接着再利用处理过后的图案化硬掩模作为掩模，蚀刻材料层。
形成图案方法

[发明专利]用于集成电路结构的多高度多宽度互连线金属化部-CN202011545573.4在审
发明人： H·J·允;K·L·林 -专利权人：英特尔公司
申请日： 2020-12-24 - 公布日： 2021-12-28 - 主分类号： H01L23/522 文献下载
摘要：公开了一种集成电路金属化线，其具有平坦顶表面但不同的垂直高度，例如，以控制集成电路互连的层内电阻/电容。可以在通孔金属化部上方的两个厚度的电介质材料之间插入硬掩模材料层。在沉积硬掩模材料层之后，可以穿过硬掩模层图案化沟槽开口，以限定线金属化部在哪里将具有更大高度。在硬掩模材料层上方沉积一定厚度的电介质材料之后，可以穿过最上方厚度的电介质材料蚀刻沟槽图案，在沟槽不和硬掩模材料层中的开口重合的任何地方暴露硬掩模材料层。在硬掩模材料层被暴露的地方，沟槽蚀刻可能被延迟，从而获得不同深度的沟槽。可以利用金属化部填充不同深度的沟槽，然后进行平面化。
用于集成电路结构高度宽度互连金属化

[发明专利]用于减少线弯曲的金属硬掩模-CN202110845263.2在审
发明人：陈浚凯;陈哲明;李资良 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-07-26 - 公布日： 2022-02-18 - 主分类号： H01L21/768 文献下载
摘要：本公开涉及用于减少线弯曲的金属硬掩模。一种方法包括：在电介质层之上形成包含金属的硬掩模层，其中，该包含金属的硬掩模层具有大于约400MPa的杨氏模量和大于约600MPa的拉伸应力；对该包含金属的硬掩模层进行图案化，以在该包含金属的硬掩模层中形成开口；以及使用包含金属的硬掩模层作为蚀刻掩模来蚀刻电介质层。该开口延伸到电介质层中。使用导电材料填充该开口，以形成导电特征。然后去除该包含金属的硬掩模层。
用于减少弯曲金属硬掩模

[发明专利]开口的形成方法以及接触窗的形成方法-CN200510108837.9有效
发明人：叶建辉;施继雄;蓝天呈;周梅生 -专利权人：联华电子股份有限公司
申请日： 2005-09-30 - 公布日： 2007-04-04 - 主分类号： H01L21/311 文献下载
摘要：一种开口的形成方法，此形成方法为，在材料层上形成介电层，接着在介电层上依序形成金属硬掩模层与顶盖层。然后，在顶盖层上形成图案化的光致抗蚀剂层，且图案化的光致抗蚀剂层暴露出部分顶盖层表面。随后，进行一第一蚀刻步骤，以图案化的光致抗蚀剂层为掩模，移除部分顶盖层与金属硬掩模层，直至暴露出介电层表面。继之，移除图案化的光致抗蚀剂层，然后进行一第二蚀刻步骤，以顶盖层与金属硬掩模层为掩模，移除部分介电层，以形成一开口。
开口形成方法以及接触

[发明专利]一种金属线的形成方法及DRAM的形成方法-CN202011395658.9在审
发明人：丁彦荣;张月;杨涛;卢一泓;刘青;田光辉 -专利权人：中国科学院微电子研究所;真芯(北京)半导体有限责任公司
申请日： 2020-12-03 - 公布日： 2022-06-10 - 主分类号： H01L21/768 文献下载
摘要：本发明涉及一种金属线的形成方法和DRAM的形成方法，半导体技术领域，解决了现有方法形成的金属线高度差异和间隔件的宽度变小和密度不均匀的问题。方法包括：在半导体衬底上方形成金属接触部和位于相邻的金属接触部之间的第一绝缘材料层；形成硬掩模层；对硬掩模层进行图案化以在要形成金属线的位置处形成硬掩模层图案；在硬掩模层图案上方沉积第二绝缘材料层并去除第二绝缘材料层的位于硬掩模层图案之上的部分以形成间隔件；去除硬掩模层图案而保留间隔件；及在间隔件上方形成第二金属层并去除第二金属层的位于间隔件的顶面之上的部分以形成多条金属线。硬掩模层使刻蚀图案的密度保持一致，能够保证金属线的深度相同并间隔件的宽度均匀。
一种金属线形成方法 dram

[发明专利]隔离结构的制造方法-CN201610903787.1有效
发明人：陈界得;朱贤士;郭明峰;李甫哲;何建廷;许琼霖;张峰溢;詹益旺;陈立强;蔡建成;邱僅鑫 -专利权人：联华电子股份有限公司;福建省晋华集成电路有限公司
申请日： 2016-10-17 - 公布日： 2020-10-20 - 主分类号： H01L21/762 文献下载
摘要：一种隔离结构的制造方法，包括：在基底上形成第一氧化层与第一、二、三硬掩模层；形成经图案化的第三硬掩模层，暴露第二硬掩模层的表面；在经图案化的第三硬掩模层的侧壁上形成第二氧化层且于第二氧化层之间形成第四硬掩模层；以经图案化的第三硬掩模层与第四硬掩模层为掩模，移除第二氧化层及其下的第二硬掩模层，以形成经图案化的第二硬掩模层；移除经图案化的第三硬掩模层与第四硬掩模层；移除部分经图案化的第二硬掩模层，以形成不同宽度的沟槽图案；以经图案化的第二硬掩模层为掩模，定义经图案化的第一硬掩模层与第一氧化层、位于基底中的不同宽度的沟槽；移除经图案化的第二硬掩模层、第一硬掩模层与第一氧化层；在沟槽中形成隔离材料。
隔离结构制造方法

[发明专利]用于光刻应用的光刻胶层上碳的选择性沉积-CN202180032526.6在审
发明人：拉里·高;南希·冯 -专利权人：应用材料公司
申请日： 2021-03-17 - 公布日： 2022-12-23 - 主分类号： H01L21/033 文献下载
摘要：一种蚀刻硬掩模层的方法，包括在包含含金属材料的硬掩模层上形成包含有机金属材料的光刻胶层，通过具有选定图案的掩模将光刻胶层暴露于紫外线辐射，去除光刻胶层的未照射区域以图案化光刻胶层，在经图案化的光刻胶层的顶表面上选择性地形成包含含碳材料的钝化层，及蚀刻由上面形成有钝化层的经图案化的光刻胶层暴露的硬掩模层。
用于光刻应用胶层上碳选择性沉积

[发明专利]金属层的形成方法、3D存储器件及其制造方法-CN202010703043.1在审
发明人：张权;石艳伟;龚皓;董金文;华子群 -专利权人：长江存储科技有限责任公司
申请日： 2020-07-21 - 公布日： 2020-12-01 - 主分类号： H01L27/1157 文献下载
摘要：公开了一种金属层的形成方法、3D存储器件及其制造方法，金属层的形成方法包括：在介质层表面依次堆叠形成硬掩模、第一牺牲层和第一光刻胶层；经由图案化的所述第一光刻胶层刻蚀所述第一牺牲层，形成多个轴芯；在多个所述轴芯表面形成氧化层；图案化所述氧化层去除所述轴芯，形成多个侧墙；在多个所述侧墙的间隙和顶部形成第二牺牲层；以所述侧墙为阻挡，经由图案化的第二光刻胶层刻蚀所述第二牺牲层和部分所述硬掩模；经由所述硬掩模的开口刻蚀所述介质层；在所述介质层的开口中填充金属层，其中，所述硬掩模包括氮化物层。该金属层的形成方法采用氮化物层做硬掩模，减小了工艺温度，保证了金属层的线粗糙度，扩大了工艺应用范围。
金属形成方法存储器件及其制造

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条