“刻蚀台阶”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果182001个，建议您升级VIP下载更多相关专利

[发明专利]极化掺杂InN基隧穿场效应晶体管及其制作方法-CN201910095373.4有效
发明人：王晓飞;孙权;杨翠 -专利权人：西安交通大学;西安电子科技大学
申请日： 2019-01-31 - 公布日： 2020-08-04 - 主分类号： H01L29/20 文献下载
摘要：其自下而上包括：衬底(1)、缓冲层(2)和体区(3)，体区的右上部设有极化反型层(4)，在体区的上部、极化反型层的左侧和上部淀积有介质层(8)，介质层左侧刻蚀有栅台阶(9)，介质层上部自右向左依次淀积有调制板(10)、栅极(11)和隧穿栅(12)，体区两侧刻蚀有下台阶(5)，该台阶的左右侧上部分别设有源极(7)和漏极(6)。
极化掺杂 inn 基隧穿场效应晶体管及其制作方法

[发明专利]3D NAND存储器的形成方法-CN201910114038.4有效
发明人：霍宗亮;薛家倩 -专利权人：长江存储科技有限责任公司
申请日： 2019-02-14 - 公布日： 2021-04-13 - 主分类号： H01L27/1157 文献下载
摘要：半导体衬底，半导体衬底上形成有所述堆叠结构包括若干交替层叠的牺牲层和隔离层，堆叠结构中具有连通第一沟道孔和第二沟道孔，且所述第二沟道孔相对于第一沟道孔存在对准偏移，在所述第一沟道孔和第二沟道孔的交界处形成台阶，所述的第一沟道孔中填充满牺牲材料层；在所述第二沟道孔的侧壁形成侧墙；刻蚀所述第一沟道孔使得第一沟道孔的宽度变宽，使得台阶的宽度变小；在第一沟道孔和第二沟道孔侧壁和底部上形成电荷存储层；在电荷存储层上形成沟道孔牺牲层；依次刻蚀第一沟道孔底部上的沟道孔牺牲层和电荷存储层，形成开口。本发明的方法防止台阶处的电荷存储层被刻断或损伤，从而防止存储器失效。
nand 存储器形成方法

[发明专利]一种射频LDMOS的侧壁栅结构及其制备方法-CN201910217614.8有效
发明人：刘洪军;赵杨杨 -专利权人：中国电子科技集团公司第五十五研究所
申请日： 2019-03-21 - 公布日： 2022-11-25 - 主分类号： H01L29/40 文献下载
摘要：本发明涉及一种射频LDMOS的侧壁栅结构及其制备方法，包括半导体衬底、热氧化SiO2、多晶硅、淀积SiO2、金属，刻蚀半导体衬底表面形成台阶，在台阶拐角处形成侧壁栅，并通过选择性刻蚀在台阶表面制作金属场板，使栅与场板无交叠。
一种射频 ldmos 侧壁结构及其制备方法

[发明专利]双层多晶硅自对准栅结构的制备方法-CN200710094444.6有效
发明人：王雷;黄玮 -专利权人：上海华虹NEC电子有限公司
申请日： 2007-12-13 - 公布日： 2009-06-17 - 主分类号： H01L21/8234 文献下载
摘要：本发明公开了一种双层多晶硅自对准栅的制备方法，包括：先制备并刻蚀出双层多晶硅栅；后抗反射材料填充双层多晶硅栅所形成的台阶；再光刻定义位置，并去除曝光后露出的上层多晶硅栅上的抗反射材料；最后刻蚀上层多晶硅栅和介质层本发明的制备方法在常见的双层多晶硅自对准栅的生成方法中引入抗反射层填充技术，将抗反射层作为保护层在刻蚀中对基板或场区进行保护，适用于双层多晶硅自对准栅结构的制备中。
双层多晶对准结构制备方法

[发明专利]一种三维存储器的制造方法-CN202011553359.3在审
发明人：罗兴安;楚明;董洪旺;张高升 -专利权人：长江存储科技有限责任公司
申请日： 2020-12-24 - 公布日： 2021-04-20 - 主分类号： H01L27/11521 文献下载
摘要：本申请实施例公开了一种三维存储器的制造方法，所述方法包括：提供包括交替堆叠的第一绝缘层和第一牺牲层的叠层结构；所述叠层结构的至少一侧形成为台阶区域，所述台阶区域包括多层台阶；所述台阶的顶面曝露所述第一牺牲层；通入第一气体，以使所述第一气体中的抑制元素附着在所述台阶的顶面上；所述抑制元素用于抑制第二绝缘材料的形成；沉积所述第二绝缘材料，以形成至少覆盖所述台阶的侧壁的第二绝缘层；沉积第二牺牲材料，刻蚀去除位于所述第二绝缘层表面的第二牺牲材料，保留位于所述台阶顶面的第二牺牲材料作为第二牺牲层，所述第二牺牲层至少与所述台阶顶面曝露的第一牺牲层接触。
一种三维存储器制造方法

[发明专利]台阶结构的形成方法-CN201710749908.6有效
发明人：吕震宇;陈俊;戴晓望;朱继锋;胡思平;姚兰;肖莉红;郑阿曼;鲍琨;杨号号 -专利权人：长江存储科技有限责任公司
申请日： 2017-08-28 - 公布日： 2019-05-14 - 主分类号： H01L27/11568 文献下载
摘要：本发明公开了一种台阶结构的形成方法，属于半导体技术领域。所述方法包括：提供衬底，在衬底上形成叠层结构，在叠层结构上形成第一掩膜层；在第一掩膜层上旋涂光阻层，光阻层覆盖部分第一掩膜层；对光阻层进行多次修剪并作为掩膜，刻蚀第一掩膜层和叠层结构形成预设数量的单层台阶层后，去除光阻层，并采用光刻工艺形成其他台阶层得到台阶结构；形成覆盖层，覆盖层覆盖台阶结构并与台阶结构中顶层台阶的上表面齐平；去除剩余的第一掩膜层。本发明中，通过同一个掩膜层形成台阶结构中最上面的多个单层台阶层，其不仅提升了形成台阶结构过程中化学机械研磨的工艺裕度，而且降低了制作成本。
台阶结构形成方法

[发明专利]一种高温超导Josephson双晶结的制备方法-CN201210238011.4无效
发明人：许伟伟;花涛;安德越;陈健;吴培亨 -专利权人：南京大学
申请日： 2012-07-11 - 公布日： 2012-10-17 - 主分类号： H01L39/24 文献下载
摘要：本发明公开了一种高温超导Josephson双晶结的制备方法，采用酸法刻蚀和离子刻蚀相结合，进行高温超导Josephson双晶结的微桥刻蚀，既解决了由于薄膜过厚，单纯用酸刻工艺时侧向腐蚀严重的问题，又避免了单纯用离子刻蚀工艺时长时间温度过高的问题同时，在刻蚀后利用离子刻蚀工艺再对薄膜进行适当的减薄处理，使微桥晶界处的弱连接性能进一步增强，保证了结的良好超导Josephson效应，增强了结的非线性。采用四端子法在液氮条件下测量了TlBaCaCuO双晶结的电流电压关系曲线，在60K时，临界电流Ic约为200µA；加上210G的微波辐照后，有明显的Shapiro台阶出现；进行了210G的混频实验，得到了
一种高温超导 josephson 双晶制备方法

[发明专利]一种梳齿式微加速度计的加工方法-CN201510759441.4在审
发明人：张照云;唐彬;苏伟;彭勃;陈颖慧;高杨 -专利权人：中国工程物理研究院电子工程研究所
申请日： 2015-11-10 - 公布日： 2016-03-23 - 主分类号： B81C1/00 文献下载
摘要：本发明提供了一种梳齿式微加速度计的加工方法，所述的方法包括以下步骤：在硅片结构层表面进行光刻、采用剥离工艺制作金属电极；在硅片衬底层表面光刻进行浅槽刻蚀，刻蚀深度3μm～4μm；在硅片衬底层表面进行台阶光刻，刻蚀硅片衬底层至绝缘层；刻蚀硅片衬底层暴露出的绝缘层；将硅片衬底层跟玻璃片进行键合；在硅片结构层表面光刻定义微加速度计结构图形，采用DRIE各向异性刻蚀，刻蚀深度至绝缘层，释放微结构；裂片、封装、测试得到所需本发明的梳齿式微加速度计的加工方法利用衬底层增加质量块质量，干法刻蚀微加速度计结构，具有结构尺寸控制好、工艺简单、质量块大的优点，能够满足高精度低g值微加速度计的精度要求。
一种梳齿式微加速度计加工方法

[发明专利]一种改善表面形貌的SiC衬底预处理方法-CN202310308771.6在审
发明人：李哲洋;于乐;汪久龙;李永平;金锐;魏晓光 -专利权人：北京智慧能源研究院
申请日： 2023-03-27 - 公布日： 2023-06-09 - 主分类号： H01L21/02 文献下载
摘要：本发明提供了一种改善表面形貌的SiC衬底预处理方法，在原位刻蚀过程中通入碳源、硅源，避免碳富集或硅富集造成表面形貌的劣化，并通过碳源、硅源的辅助处理效果起到提升表面损伤修复效果、降低表面粗糙度、以及抑制原子台阶聚并等作用，从而提供有着规则原子台阶结构的衬底表面，提升外延生长的质量。
一种改善表面形貌 sic 衬底预处理方法

[发明专利]一种基于原位刻蚀的Si基GaN外延生长方法-CN202310111940.7在审
发明人：潘磊;柳俊 -专利权人：湖北九峰山实验室
申请日： 2023-02-07 - 公布日： 2023-06-23 - 主分类号： C30B29/40 文献下载
摘要：本发明公开了一种基于原位刻蚀的Si基GaN外延生长方法，包括如下步骤：在Si衬底表面生长AlN缓冲层；原位刻蚀部分AlN缓冲层；退火重结晶，形成纳米3D岛状AlN模板；在3D岛状AlN模板上外延生长AlGaN本发明通过原位刻蚀技术，利用位错或原子台阶处AlN键能低的特点，在刻蚀气体作用下产生刻蚀坑，进而在退火重结晶后形成纳米3D岛状图形，后续外延生长过程中，3D岛镜像力促使位错弯曲湮灭，可以缓解晶格失配和热失配引起的缺陷和应力问题
一种基于原位刻蚀 si gan 外延生长方法

[发明专利]在VDMOS与LDMOS集成平台中制备LDMOS的方法-CN202310571932.0在审
发明人：陈云骢;蔡晓晴;刘东华 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2023-05-19 - 公布日： 2023-08-01 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种在VDMOS与LDMOS集成平台中制备LDMOS的方法，在第一半导体衬底正面通过光刻暴露需要刻蚀的区域，然后进行选择性刻蚀所述第一半导体衬底上需要生长氧化膜的区域，在所述区域形成一个局部台阶状的形貌；通过氧化工艺生长一层较厚的氧化膜，其厚度使得所形成的台阶形貌能被完全覆盖；去除所述第一半导体衬底表面的氧化膜；再提供一第二半导体衬底，将所述第二半导体衬底与所述第一半导体衬底叠加在一起所述第二半导体衬底叠加于所述第一半导体的正面本发明通过局部刻蚀、生长氧化层膜和键合技术实现了局部SOI衬底结构，在该局部SOI结构处制备LDMOS，非SOI衬底结构区域制备VDMOS，既保证了VDMOS功能的实现和性能的需求，又大大降低了集成平台下的设计和工艺难度
vdmos ldmos 集成平台制备方法

[发明专利]一种硅基锗外延结构及其制备方法-CN201210576570.6有效
发明人：刘洪刚;郭浩;陈洪钧;张雄;常虎东;薛百清;韩乐;王盛凯 -专利权人：中国科学院微电子研究所
申请日： 2012-12-26 - 公布日： 2013-04-03 - 主分类号： H01L31/101 文献下载
摘要：该非波导近红外探测器包括：n型Si衬底；于该n型Si衬底上沉积的SiO2层中制备的空气孔型或介质柱型光子晶体；在该光子晶体上形成的Ge基外延薄膜；在该Ge基外延薄膜上形成的P型Si；在该P型Si上形成的减反层；于刻蚀该减反层的外侧直至该n型Si衬底中而形成的台阶上制备的n型Si接触电极Al；于刻蚀该减反层的内侧直至该P型Si上表面而形成的台阶上制备的P型Si接触电极；以及在被刻蚀后的该减反层上形成的钝化层。
一种硅基锗外延结构及其制备方法

[发明专利]一种具有台阶槽孔的印刷电路板的制作方法-CN201310016256.7在审
发明人：彭湘;王金钢 -专利权人：深圳市牧泰莱电路技术有限公司
申请日： 2013-01-16 - 公布日： 2014-07-16 - 主分类号： H05K3/00 文献下载
摘要：本发明涉及一种具有台阶槽孔的印刷电路板的制作方法，其包括步骤：对槽孔板件的台阶槽孔区域进行周边挖槽处理；使用粘结层对槽孔板件以及焊盘板件进行层压处理，并使焊盘设置在台阶槽孔区域内；对印刷电路板进行表面电镀以及刻蚀处理；以及去除槽孔板件的台阶槽孔区域的板件，露出焊盘。本发明的具有台阶槽孔的印刷电路板的制作方法通过两次控深处理制作台阶槽孔，避免了台阶槽孔的外形尺寸在层压过程中的变形，同时不需要进行保护胶的印刷以及剥离，降低了印刷电路板的制作成本；以解决现有的具有台阶槽孔的印刷电路板的制作方法的台阶槽孔易变形以及制作成本较高的技术问题
一种具有台阶印刷电路板制作方法

[发明专利]一种MEMS器件的制作方法-CN201510125952.0在审
发明人：王贤超;郭亮良;李卫刚 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2015-03-20 - 公布日： 2016-10-19 - 主分类号： B81C1/00 文献下载
摘要：形成贯穿所述第一掩膜层的第一开口；S3：在所述第一掩膜层上以及所述第一开口内形成第二掩膜层；并形成贯穿所述第二掩膜层的第二开口；所述第二开口完全暴露所述第一开口；S4：以所述第一掩膜层及第二掩膜层为掩膜对所述衬底进行刻蚀，在所述衬底中形成台阶式开口。本发明通过一次刻蚀即可得到台阶式开口，不仅减少了工艺步骤，同时避免了深腔曝光，从而可以有效提高产品良率，并有效降低生产成本。
一种 mems 器件制作方法

[发明专利]用于TSV背面漏孔及介质层与TSV的自对准工艺-CN201410131113.5有效
发明人：薛恺;张文奇 -专利权人：华进半导体封装先导技术研发中心有限公司
申请日： 2014-04-02 - 公布日： 2017-02-15 - 主分类号： H01L21/768 文献下载
摘要：本发明提供一种用于TSV背面漏孔及介质层与TSV的自对准工艺，包括下述步骤提供已经完成TSV盲孔结构制造的衬底；对衬底进行背面减薄，并利用刻蚀工艺使得TSV背面端头突出于衬底背部表面；在衬底背面涂覆一层背面介质层，覆盖衬底背面和突出衬底背部表面的TSV背面端头；利用CMP工艺对背面介质层进行平坦化处理并使TSV露出；利用刻蚀工艺处理露出的TSV，形成TSV和背面介质层的台阶；在衬底背面淀积粘附层和种子层；利用TSV和介质层的台阶进行微凸点或RDL光刻对准，完成制作微凸点或RDL工艺。
用于 tsv 背面漏孔介质对准工艺