“中字线”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果10765922个，建议您升级VIP下载更多相关专利

[发明专利]一种闪存存储器的擦除方法-CN201610574703.4有效
发明人：宋璧若;王颀;夏志良;霍宗亮;叶甜春 -专利权人：中国科学院微电子研究所
申请日： 2016-07-19 - 公布日： 2019-11-15 - 主分类号： G11C16/16 文献下载
摘要：本发明提供一种闪存存储器的擦除方法，包括：选取互不相邻的待擦除字线，在待擦除字线的栅极施加0V电压或负电压，并且将与待擦除字线相邻的字线的栅极浮空，对待擦除字线进行擦除操作；后续再选取剩余的字线中互不相连的字线作为待擦除字线，对剩余的字线进行擦除，至所有字线均擦除完成。由于擦除某一字线时，其相邻两侧的字线的栅极均浮空，此时产生的电场方向为衬底指向待擦除字线栅极方向的电场E以及与电场E方向垂直从浮空的栅极指向待擦除字线栅极方向的电场E’，由于E’的方向朝向待擦除字线栅极
一种闪存存储器擦除方法

[发明专利]编程的方法及存储器系统-CN201810553031.8有效
发明人：程政宪;黄昱闳;李致维;古绍泓;铃木淳弘 -专利权人：旺宏电子股份有限公司
申请日： 2018-05-31 - 公布日： 2021-06-29 - 主分类号： G11C16/10 文献下载
摘要：本发明揭露禁止对存储器阵列中未选定串的存储单元中的单元进行编程的同时对所述存储器阵列中的选定存储单元进行编程的方法及存储器系统。粗略来说，在预充电阶段中，在连接至被选定进行编程的字线但位于未选定串中的存储单元的通道中建立禁止电压。在后续的编程阶段中，选定串中的单元的通道被保持处于低电压，而未选定串中的单元的通道被容许浮置。对选定字线导体施加编程电压Vpgm，对不同于选定字线导体的第一字线导体施加第一通过电压VpassP1，且对第二字线导体施加第二通过电压VpassP。第一字线导体位于选定字线导体与第二字线导体之间，且Vpgm＞VpassP1＞VpassP。
编程方法存储器系统

[发明专利]字线制作方法-CN201911095517.2有效
发明人：姚邵康;巨晓华;黄冠群 -专利权人：上海华力微电子有限公司
申请日： 2019-11-11 - 公布日： 2022-03-29 - 主分类号： H01L27/11524 文献下载
摘要：本发明提供一种字线制作方法，包括以下步骤：提供半导体基底，其表面具有多个字线区并形成有字线材料层；在字线区和字线区之间形成间隔均匀的第一核心结构；在第一核心结构两侧形成侧墙并去除第一核心结构；在侧墙上形成第二掩模层，露出字线区；以侧墙和第二掩模层为阻挡，刻蚀字线材料层，形成字线和选择栅材料层；形成第三掩模层，露出选择栅材料层的中间区域，刻蚀选择栅材料层并形成选择栅。本发明提供的字线形成方法中，在字线区和字线区之间均形成间隔均匀的第一核心结构，可以在光刻和刻蚀过程中避免出现因为光学临近效应而导致形成的图案出现尺寸和形貌不一致的情况，并最终使字线区形成的多条字线的尺寸和形貌一致
制作方法

[发明专利]半导体结构和半导体结构的制备方法-CN202210042194.6在审
发明人：秦文颖 -专利权人：长鑫存储技术有限公司
申请日： 2022-01-14 - 公布日： 2022-05-06 - 主分类号： H01L27/108 文献下载
摘要：本申请提供一种半导体结构和半导体结构的制备方法，涉及半导体制造技术领域，以解决现有的埋入式字线和掺杂区之间存在较大寄生电容的技术问题。该半导体结构包括：衬底，所述衬底中具有沟槽隔离结构，藉由所述沟槽隔离结构于所述衬底中隔离出若干个有源区；字线沟槽，所述字线沟槽开设在所述有源区中；掺杂区，设置在所述字线沟槽两侧，与所述字线沟槽位于同一有源区中；位于相邻所述字线沟槽之间的掺杂区与所述字线沟槽之间设置有预设间距。本申请能够降低埋入式字线与掺杂区之间的寄生电容，提高半导体结构的存储速度。
半导体结构制备方法

[发明专利]字线结构和半导体存储器-CN202010216024.6有效
发明人：刘志拯 -专利权人：长鑫存储技术有限公司
申请日： 2020-03-25 - 公布日： 2022-07-22 - 主分类号： H01L23/538 文献下载
摘要：本发明涉及一种字线结构和半导体存储器，字线结构包括第一字线阵列和第二字线阵列，第一字线阵列包括沿X方向延伸的多条第一字线，多条所述第一字线具有相同的长度，且沿Y方向对齐排列；第二字线阵列包括沿所述X方向延伸的多条第二字线，多条所述第二字线具有相同的长度，且沿所述Y方向对齐排列；其中，所述第一字线阵列与所述第二字线阵列在所述Y方向上不对齐，所述Y方向与所述X方向垂直。通过使所述第一字线阵列和所述第二字线阵列在所述Y方向上不对齐，为字线接触结构在水平面内提供了更大的设置空间，从而可以扩大字线接触结构的横截面面积，进而减小字线接触结构和相应字线之间的接触电阻，提高存储单元中开关的打开和关断速度
结构半导体存储器

[发明专利]半导体集成电路-CN200810081831.0无效
发明人：山上由展 -专利权人：松下电器产业株式会社
申请日： 2008-04-08 - 公布日： 2008-10-15 - 主分类号： G11C8/08 文献下载
摘要：其包括：布置为矩阵状的多个存储单元，分别对应于所述多个存储单元的各行的多条字线，分别驱动所述多条字线中所对应的字线的多个字线驱动器，以及分别连接在所述多条字线中所对应的字线上的多个下拉电路，当所述连接的字线处于激活状态时，所述下拉电路使该字线的电压成为电源电压以下；所述多个字线驱动器分别具有用以使所对应的字线成为激活状态的晶体管；所述多个下拉电路分别具有下拉晶体管，该下拉晶体管是导电型与包括在驱动所对应的字线的字线驱动器中的所述晶体管一样的晶体管，对该字线进行下拉。
半导体集成电路

[发明专利]一种三维存储器的控制方法、装置及存储介质-CN201910735643.3有效
发明人：宋雅丽 -专利权人：长江存储科技有限责任公司
申请日： 2019-08-09 - 公布日： 2021-08-17 - 主分类号： G11C16/08 文献下载
摘要：其中，所述方法包括：确定对选择的第一字线进行读取操作；所述选择的第一字线为所述三维存储器的多个字线中的至少一个；在所述第一字线上施加第一电压；其中，所述第一电压用于导通所述第一字线上的存储单元管；所述第一电压高于第二电压；所述第二电压为确定对除所述第一字线外的其它字线进行读取操作时，在所述其它字线上施加的电压；所述第二电压用于导通所述其它字线上存储单元管。本发明实施例通过在对第一字线进行读取操作时，加大三维存储器中选择的第一字线上的读导通电压，以增大流经第一字线上存储单元管中的电流，从而提高三维存储中的沟道电流。
一种三维存储器控制方法装置存储介质

[发明专利]失效单元测试方法及装置、存储介质及电子设备-CN202211203608.5在审
发明人：朱皖江;黄建钦 -专利权人：长鑫存储技术有限公司
申请日： 2022-09-29 - 公布日： 2023-01-03 - 主分类号： G11C29/08 文献下载
摘要：该失效单元测试方法包括：向存储器的存储阵列中写入测试数据；向存储器发送目标字线跳变指令，以控制存储阵列打开目标字线周边的字线；向存储器发送刷新指令，以控制存储阵列对目标字线周边的字线执行刷新操作；读取目标字线中的数据，并将读取的数据与目标字线中写入的测试数据进行比较，以确定存储阵列中的失效单元。
失效单元测试方法装置存储介质电子设备

[发明专利]存储晶体管、存储晶体管的字线结构及字线制备方法-CN201810623120.5在审
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2018-06-15 - 公布日： 2019-12-24 - 主分类号： H01L27/108 文献下载
摘要：本发明提供了一种存储晶体管的字线制备方法，包括：提供一半导体衬底，半导体衬底中开设有字线沟槽，在字线沟槽的底部和侧壁上形成栅介质层，在具有栅介质层的沟槽中形成第一字线部，在第一字线部的上端面形成第二字线部，且与第一字线部电连接，第二字线部的上端面内沉于半导体衬底的上端面，有效增加了字线的厚度，降低字线的电阻，提高栅极对沟道的控制能力。由于在第二字线部的外侧壁和栅介质层之间形成有第一绝缘层，完全包覆第二字线部的上端面形成有第二绝缘层，有效防止字线与后续所形成的位线接触区以及电容器接触区电连接，防止形成漏电流，避免存储晶体管性能降低。本发明还提供了一种存储晶体管的字线结构以及一种存储晶体管。
字线部存储晶体管上端面字线栅介质层衬底绝缘层半导体字线沟槽电连接电容器位线接触区控制能力完全包覆性能降低字线结构接触区漏电流外侧壁侧壁电阻沟道制备

[发明专利]一种SRAM的辅助电路-CN201711271069.8有效
发明人：陈双文;张静 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2017-12-05 - 公布日： 2020-12-08 - 主分类号： G11C11/418 文献下载
摘要：本发明实施例公开了一种SRAM的辅助电路，包括：存储单元阵列、字线以及时钟信号线，所述字线连接至所述存储单元阵列，适于响应于所述时钟信号线的时钟信号产生字线信号，以选中所述存储单元阵列中的存储单元，所述辅助电路包括：字线电压降低单元，适于降低所述字线信号的电压值；以及字线电压抬升单元，与所述字线电压降低单元耦接，适于响应于所述字线信号，减少所述字线电压降低单元对所述字线信号的电压值的降低量。
一种 sram 辅助电路

[发明专利]用于存储器设备的装置和方法-CN201980006679.6有效
发明人： V.迪普;卢景煌 -专利权人：桑迪士克科技有限责任公司
申请日： 2019-05-24 - 公布日： 2023-08-29 - 主分类号： G11C16/08 文献下载
摘要：本发明描述了用于在存储器设备中利用窄阈值电压(Vth)分布对存储器单元进行编程的装置和技术。在多遍编程操作的第一编程遍次中，调整与选定字线相邻的字线的通过电压，以增加在选定字线和相邻源极侧未选定字线之间的电荷俘获层的一部分中的电子注入。在多遍编程操作的第二最终编程遍次中，调整通过电压，以减小在选定字线和相邻源极侧未选定字线之间的电荷俘获层的所述部分中的电子注入。
用于存储器设备装置方法

[发明专利]半导体存储器设备和操作该半导体存储器设备的方法-CN202210004797.7在审
发明人：李熙烈;林侊敃 -专利权人：爱思开海力士有限公司
申请日： 2022-01-05 - 公布日： 2022-10-21 - 主分类号： G11C16/10 文献下载
摘要：该方法包括：设置连接到包括被选择的存储器单元的被选择的存储器块的位线的状态；向连接到被选择的存储器块的漏极选择线施加接通电压，并且向连接到存储器块的源极选择线施加关断电压；在连接到被选择的存储器块的多个字线之中，开始增加第一组字线中的字线的电压，该第一组字线包括未连接到被选择的存储器单元的未被选择的字线和连接到被选择的存储器单元的被选择的字线；以及开始增加第二组字线中的字线的电压，该第二组字线不被包括在第一组字线中，包括连接到被选择的存储器块的未被选择的字线。
半导体存储器设备操作方法

[发明专利]控制栅极带状布局以改进字线蚀刻工艺窗口-CN201910512187.6有效
发明人：许祐凌;李秉澄;施宏霖;刘珀玮;黄文铎;才永轩;林佳盛;杨世匡 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-06-13 - 公布日： 2022-09-20 - 主分类号： H01L27/11517 文献下载
摘要：本申请的各种实施例涉及控制栅极布局，以改善字线的蚀刻工艺窗口。在一些实施例中，集成芯片包括存储器阵列、擦除栅极、字线和控制栅极。存储器阵列包括多个行和多个列中的多个单元。擦除栅极和字线沿着存储器阵列的行平行地伸长。控制栅极沿着行伸长，并且位于擦除栅极和字线之间并与擦除栅极和字线相邻。此外，控制栅极具有朝向擦除栅极和字线突出的焊盘区。由于焊盘区朝向擦除栅极和字线突出，所以焊盘区的宽度在控制栅极的字线侧和擦除栅极侧之间扩展。本发明的实施例涉及控制栅极带状布局以改进字线蚀刻工艺窗口。
控制栅极带状布局改进蚀刻工艺窗口

[发明专利]半导体存储器件-CN201510926366.6有效
发明人：朱鲁根;金度鸿;金载镒 -专利权人：爱思开海力士有限公司
申请日： 2015-12-14 - 公布日： 2020-12-08 - 主分类号： G11C11/406 文献下载
摘要：一种半导体存储器件可以包括：存储体，具有以预定地址间隔布置的多个字线；地址锁存单元，适用于储存与所述多个字线中的目标字线相对应的目标地址；以及刷新控制单元，适用于响应于智能刷新命令来基于目标地址对第一字线至第N字线执行刷新操作，第一字线至第N字线距离目标字线具有不同的地址间隔，其中，N是自然数。
半导体存储器件

[发明专利]存储器和包括存储器的存储系统-CN201410160388.1有效
发明人：尹锡彻 -专利权人：爱思开海力士有限公司
申请日： 2014-04-21 - 公布日： 2018-10-09 - 主分类号： G11C11/406 文献下载
摘要：一种存储器，包括：多个字线，多个字线中的每个字线与一个或多个存储器单元耦接；地址储存单元，适用于在第一时间点处储存多个字线之中的通过控制单元选中用于访问的字线的地址；以及控制单元，适用于响应于刷新命令的施加而顺序刷新多个字线，响应于每第N次施加刷新命令而将与储存在地址储存单元中的地址相对应的字线相邻的一个或多个相邻字线刷新，其中，N是自然数，以及选择多个字线之中用于访问的一个或多个，其中，第一时间点被包括在除了刷新节段之外的时间节段中，在刷新节段控制单元响应于刷新命令的施加而刷新一个或多个字线。
存储器包括存储系统

首页
«上一页
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
下一页»
尾页
共 100000 条