“中字线”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果10765922个，建议您升级VIP下载更多相关专利

[发明专利]存储器器件及其操作-CN202180004725.6在审
发明人：郭晓江 -专利权人：长江存储科技有限责任公司
申请日： 2021-12-14 - 公布日： 2022-04-15 - 主分类号： G11C16/34 文献下载
摘要：一种存储器器件包括存储器单元阵列，存储器单元在多个存储器串中并且布置在多个存储器单元行中。存储器器件还包括分别耦合到多个存储器单元行的多条字线，以及耦合到多条字线并且被配置为对多个存储器单元行中的选定存储器单元行执行读取操作的外围电路。选定存储器单元行耦合到选定字线，其中，外围电路被配置为在多条字线中的每一条字线上施加字线电压，并且基于响应于字线电压的字线电容负载的变化来确定多个存储器单元行的最高阈值电压。
存储器器件及其操作

[发明专利]改进的动态存取存储器延迟电路及其方法-CN99102445.1无效
发明人：海因茨·霍尼格施密德;亨宁·哈夫纳 -专利权人：西门子公司
申请日： 1999-03-01 - 公布日： 1999-12-15 - 主分类号： G11C7/00 文献下载
摘要：用于提供启动存储器电路的读出放大器启动信号的方法，包括接收行地址选通脉冲信号和启动存储电路中的字线的字线启动信号中的一个的第一信号。还包括通过取样字线延迟第一信号以产生启动信号，取样字线置于DRAM电路阵列区域中。用于提供启动存储器电路的读出放大器启动信号的延迟电路，包括置于该电路阵列区域中有输入端和输出端的取样字线，输入端接收行地址选通脉冲信号和启动存储电路中字线的字线启动信号中的一个的第一信号。取样字线用于在输出端输出启动信号。
改进动态存取存储器延迟电路及其方法

[发明专利]驱动电路和电子装置-CN202210887041.1在审
发明人：何源;马向超;王坤 -专利权人：北京新忆科技有限公司
申请日： 2022-07-26 - 公布日： 2022-10-21 - 主分类号： G11C16/08 文献下载
摘要：该驱动电路包括字线译码电路、电源译码电路和字线组驱动电路。字线译码电路配置为根据输入的地址信号进行译码并输出电源选择信号和字线组选择信号；电源译码电路包括Y个电源译码子单元，且配置为根据电源选择信号在Y个电源译码子单元中选择目标电源译码子单元以输出字线操作电压；字线组驱动电路包括X个字线组驱动单元，其中，每个字线组驱动单元包括多个字线驱动子单元，每个字线驱动子单元输出一路字线驱动信号，且字线组驱动电路配置为根据字线组选择信号在X个字线组驱动单元中选择目标字线组驱动单元，将电源译码电路输出的字线操作电压提供给目标字线组驱动单元中的目标字线驱动子单元。
驱动电路电子装置

[实用新型]DRAM存储器-CN201921432282.7有效
发明人：李宁 -专利权人：长鑫存储技术有限公司
申请日： 2019-08-30 - 公布日： 2020-04-07 - 主分类号： H01L21/8242 文献下载
摘要：一种DRAM存储器，位于所述隔离层中的那一部分字线沟槽的宽度大于位于有源区中那一部分字线沟槽的宽度，相应的位于所述隔离层中的那一部分字线结构的宽度大于位于有源区中那一部分字线结构的宽度。即本实用新型中的字线结构呈波浪形，具有该种形状的字线结构一方面使得字线结构中的金属电极的截面面积增大，从而降低字线结构的电阻；另一方面，由于有源区两侧或周围的字线结构宽度大于有源区中的字线结构的宽度，使得
dram 存储器

[发明专利]字线驱动电路缺陷测试方法与装置-CN202010858274.X有效
发明人：陈武刚;杨龙 -专利权人：长鑫存储技术有限公司
申请日： 2020-08-24 - 公布日： 2022-05-17 - 主分类号： G11C29/44 文献下载
摘要：本公开提供一种字线驱动电路缺陷测试方法与装置。方法包括：在存储单元阵列及其对应的字线驱动电路阵列中，选取m条字线作为待测字线，将m条待测字线中的一条设置为第一字线，将其余m‑1条设置为第二字线，其中，m条待测字线分别对应连接不同的m个字线驱动电路；对m条待测字线控对应连接的存储单元写入第一电位；对第一字线对应连接的存储单元写入第二电位；依次读取各第二字线对应连接的存储单元的实时电位，在一个目标存储单元的实时电位与第一电位的差值大于第一预设值时，判断该目标存储单元对应的第二字线连接的字线驱动电路具有缺陷本公开实施例可以测试字线驱动电路是否存在栅极缺陷。
驱动电路缺陷测试方法装置

[发明专利]具有行锤击应力缓解的DRAM阵列架构-CN202010138924.3在审
发明人： C·J·卡瓦姆拉;C·L·英戈尔斯;T·H·金 -专利权人：美光科技公司
申请日： 2020-03-03 - 公布日： 2020-10-30 - 主分类号： G11C11/4063 文献下载
摘要：一种设备包含多个主字线电路。每一主字线电路将相应全局字线驱动到有效状态值、中间电压状态或预充电状态中的一个。中间电压状态电压低于有效状态电压且高于预充电状态电压。存储器装置还包含多个子字线驱动器。每一子字线驱动器连接到对应全局字线且经配置以在对应全局字线电压与低电压值之间驱动相应局部字线。所述设备进一步包含多个相位驱动器。每一相位驱动器连接到预定数目的子字线驱动器，其中所述预定数目的子字线驱动器中的每一者连接到不同全局字线。
具有行锤击应力缓解 dram 阵列架构

[发明专利]一种三维存储器数据保留能力测试结构及测试方法-CN201911283880.7有效
发明人：宋王琴;张顺勇;刘秋艳 -专利权人：长江存储科技有限责任公司
申请日： 2019-12-13 - 公布日： 2021-04-09 - 主分类号： G11C29/56 文献下载
摘要：本申请提供一种三维存储器数据保留能力测试结构及测试方法，所述三维存储器数据保留能力测试结构，包括：多条字线、沟道孔和源极；所述多条字线包括待检测字线、与所述待检测字线所在层相邻的参考字线，以及电性连接在一起的其他字线通过将待检测字线和与待检测字线所在层相邻的参考字线之外的其他字线电性连接在一起，由于其他字线施加电压可以相同，因此，在三维存储器数据保留能力测试过程中，仅需要一个探针提供电压即可，使得现有技术中的检测设备探针数量足够
一种三维存储器数据保留能力测试结构方法

[发明专利]具有在竖直延伸的字线正下方的字线驱动器电路系统的集成组合件-CN202111491290.0在审
发明人：何源;F·A·席赛克-艾吉 -专利权人：美光科技公司
申请日： 2021-12-08 - 公布日： 2022-07-08 - 主分类号： G11C8/08 文献下载
摘要：一些实施例包含集成组合件，其具有在竖直延伸的字线正下方的字线驱动器电路系统。所述字线驱动器电路系统在水平延伸的子字线驱动器SWD单元之间细分。存储器单元在基底上方且布置在竖直延伸的行中。所述存储器单元中的每一个包含存取装置及与所述存取装置耦合的存储元件。字线沿着所述行竖直地延伸。所述SWD单元中的每一个与所述字线中的至少两个相关联，且经配置以同时激活所述相关联字线。
具有竖直延伸字线正下方驱动器电路系统集成组合

[发明专利]半导体存储器件及其控制方法-CN03158559.0无效
发明人：池桥民雄;大泽隆 -专利权人：株式会社东芝
申请日： 2003-09-18 - 公布日： 2004-05-05 - 主分类号： H01L27/105 文献下载
摘要：半导体存储器件具有：把多个存储单元配置为矩阵状的存储单元阵列、多条字线、多条位线、解码器电路、读出部件。在解码器电路中输入地址信号和第一控制信号，根据所述第一控制信号，驱动由所述地址信号决定的字线即选择字线或与所述选择字线相邻的字线即相邻字线。读出部件连接在所述位线上，读出连接在由所述解码器电路驱动的字线上的存储单元中存储的数据。
半导体存储器件及其控制方法

[发明专利]一种半导体器件的制造方法-CN202110114409.6在审
发明人：车世浩;杨涛;卢一泓;胡艳鹏 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2021-01-27 - 公布日： 2022-07-29 - 主分类号： H01L21/8242 文献下载
摘要：本发明提供了一种半导体器件的制造方法，该制造方法包括：提供一基底；在基底中形成浅刻蚀沟槽图案，浅刻蚀沟槽图案包括多个浅刻蚀沟槽；在基底表面及浅刻蚀沟槽图案中形成字线材料层，字线材料层填满每个浅刻蚀沟槽；采用包含有磷酸‑乙酸‑硝酸的化学剂刻蚀字线材料层，以在浅刻蚀沟槽图案中形成字线图案，字线图案包含形成在每个浅刻蚀沟槽中的字线。通过采用包含有磷酸‑乙酸‑硝酸的化学剂刻蚀字线材料层，通过一步刻蚀工艺即可在浅刻蚀沟槽图案中形成字线图案，将现有技术中所需的三个工艺步骤，缩减为采用磷酸‑乙酸‑硝酸的化学剂湿法刻蚀字线材料层的一个工艺步骤
一种半导体器件制造方法

[发明专利]半导体器件及其操作方法-CN201410384266.0有效
发明人：文庆植;李煕烈;金世峻 -专利权人：爱思开海力士有限公司
申请日： 2014-08-06 - 公布日： 2019-08-06 - 主分类号： G11C16/10 文献下载
摘要：半导体器件包括：CAM块，其包括具有相对半导体衬底垂直配置的多个垂直存储串，其中，多个垂直存储串中的每个与多个字线电耦接，以及多个字线中的每个与多个CAM单元电耦接；外围电路，其被配置成对选自多个CAM单元的CAM单元编程；以及控制电路，其被配置成将至少一个命令发送至外围电路以将编程电压同时地施加至第n字线、第n‑1字线和第n+1字线，来对与第n‑1字线、第n字线和第n+1字线电耦接的CAM单元同时编程，其中，第n‑1字线和第n+1字线与第n字线相邻，且选中的CAM单元与第n字线电耦接。
半导体器件及其操作方法

[发明专利]半导体存储器装置及半导体装置-CN201710253929.9有效
发明人：朴钟国;金泓秀;赵泰根 -专利权人：三星电子株式会社
申请日： 2017-04-18 - 公布日： 2022-05-31 - 主分类号： H01L27/11551 文献下载
摘要：该半导体存储器装置包括：基底，包括单元区域和连接区域；第一字线堆，包括延伸至连接区域并堆叠在单元区域上的多条第一字线；第二字线堆，包括延伸至连接区域并堆叠在单元区域上的多条第二字线，第二字线堆与第一字线堆相邻；竖直沟道，位于基底的单元区域中，竖直沟道连接至基底并与所述多条第一字线和所述多条第二字线结合；桥接区域，将第一字线堆中的第一字线与第二字线堆中的相应第二字线连接；局部平坦化区域，位于桥接区域下方。
半导体存储器装置

[发明专利]字线被频繁激活时减轻干扰其相邻字线的方法-CN201610795812.9有效
发明人：亚历山大 -专利权人：西安紫光国芯半导体有限公司
申请日： 2016-08-31 - 公布日： 2019-05-17 - 主分类号： G11C11/4063 文献下载
摘要：为了解决字线被频繁激活时会对其相邻字线造成严重干扰甚至损坏其相邻字线的问题，本发明提供了一种字线被频繁激活时避免干扰或伤害其相邻字线的方法。本发明利用与其他字线在物理上相互隔离的空闲字线作为置换字线，采用与DRAM修复过程相类似的操作，对DRAM中的字线进行置换；当激活命令激活行地址为#n的原有字线WL#n处于被置换过的状态，则此次激活命令实际激活的是用于置换字线WL#n的置换字线，而字线WL#n本身则不会被激活，因此不会影响字线WL#n相邻的字线。
字线被频繁激活减轻干扰相邻方法

[发明专利]静态随机存取存储器SRAM位单元-CN201580064156.9有效
发明人： N·N·莫江德;S·S·宋;Z·王;K·利姆;C·F·耶普 -专利权人：高通股份有限公司
申请日： 2015-11-12 - 公布日： 2019-11-26 - 主分类号： G11C8/14 文献下载
摘要：公开了具有跨静态随机存取存储器(SRAM)位单元的边界边缘拆分的字线着陆焊盘(312(1),312(2),312(3))的SRAM位单元。在一个方面，公开了一种SRAM位单元，其采用第二金属层(M2)中的写字线(302)、第三金属层(M4)中的第一读字线(304)、以及第四金属层(M4)中的第二读字线(306)。采用在分开的金属层中的字线允许字线具有更宽的宽度，这会减小字线电阻，减少访问时间，并且增强SRAM位单元的性能。为了采用在分开的金属层中的字线，第一金属层中的多条迹线被采用。为了将读字线耦合至迹线以与SRAM位单元晶体管通信，着陆焊盘被布置在SRAM位单元的边界边缘之内和之外的相应迹线上。与写字线相对应的着陆焊盘被置于SRAM位单元的边界边缘内的相应迹线上。
具有不同金属第一第二读字线写字以及每个 sram 单元边界边缘拆分相关

[发明专利]记忆体阵列以及记忆体装置-CN200910137300.3有效
发明人：罗俊元;易成名;吕文彬 -专利权人：旺宏电子股份有限公司
申请日： 2009-05-05 - 公布日： 2010-08-11 - 主分类号： G11C8/14 文献下载
摘要：该记忆体装置，包括：一基底、多个字线、多个导电区以及至少一遮蔽插塞。基底上配置字线，且配置至少一虚拟字线邻近该些字线。导电区则位于基底中且分别介于该些字线之间。遮蔽插塞位于基底上并且邻近虚拟字线，并介于虚拟字线与该些字线之间，并且在虚拟字线周围并未配置任何自行对准源极区。
记忆体阵列以及装置