“中字线”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果10765922个，建议您升级VIP下载更多相关专利

[发明专利]存储器系统和存储器系统的操作方法-CN201811493503.1有效
发明人：金东郁 -专利权人：爱思开海力士有限公司
申请日： 2018-12-07 - 公布日： 2023-06-13 - 主分类号： G11C16/10 文献下载
摘要：本发明涉及一种存储器系统，该存储器系统包括：存储器装置，包括三维(3D)单元阵列，在该3D单元阵列中，具有相同高度的存储器单元以行为单位联接到分量字线，并且具有相同高度的分量字线联接到组字线；以及控制器，适用于控制存储器装置以执行编程操作，将编程数据编程到联接到从包括在单个组字线中的多个分量字线之中选择的数据分量字线的存储器单元中，并且控制存储器装置以执行虚拟编程操作，将虚拟数据编程到联接到多个分量字线之中的剩余虚设分量字线的存储器单元中
存储器系统操作方法

[发明专利]针对用于4堆叠3D PCM存储器的分布式阵列和CMOS架构的新颖的编程和读取偏置方案-CN202080001883.1在审
发明人：刘峻 -专利权人：长江先进存储产业创新中心有限责任公司
申请日： 2020-07-31 - 公布日： 2020-12-11 - 主分类号： G11C13/00 文献下载
摘要：一种用于访问三维存储器的存储单元的方法，该三维存储器具有在深度方向上分层的底部单元层、底部中间单元层、顶部中间单元层和顶部单元层的存储单元，该方法可以包括：通过将多条底部单元字线中的一条字线和多条底部单元位线中的一条位线偏置来访问底部单元层；通过将底部单元字线中的一条字线和多条中间单元位线中的一条位线偏置来访问底部中间单元层；通过将多条顶部单元字线中的一条字线和中间单元位线中的一条位线偏置来访问顶部中间单元层；以及通过将顶部单元字线中的一条字线和多条顶部单元位线中的一条位线偏置来访问顶部单元层
针对用于堆叠 pcm 存储器分布式阵列 cmos 架构新颖编程读取偏置方案

[发明专利]非易失性存储器件的编程方法-CN201110397916.1在审
发明人：徐智贤;金秉国;郑成在 -专利权人：海力士半导体有限公司
申请日： 2011-12-05 - 公布日： 2012-11-21 - 主分类号： G11C16/10 文献下载
摘要：本发明提供一种非易失性存储器件的编程方法，包括以下步骤：将编程电压施加给选中的字线；将第一通过电压施加给与所述选中的字线相邻的至少一个字线；将比所述第一通过电压低但比隔离电压高的至少一个第一中间电压施加给与接收所述第一通过电压的字线相邻的至少一个字线；将所述隔离电压施加给与接收所述第一中间电压的字线相邻的字线；将比所述隔离电压高但比第二通过电压低的至少一个第二中间电压施加给与接收所述隔离电压的字线相邻的至少一个字线；以及将所述第二通过电压施加给与接收所述第二中间电压的字线相邻的至少一个字线
非易失性存储器编程方法

[发明专利]具有受控字线斜坡率的存储器装置以及相关联系统及方法-CN201910955883.4有效
发明人： A·瓦希迪莫拉微;K·C·卡瓦利普拉普 -专利权人：美光科技公司
申请日： 2019-10-09 - 公布日： 2023-10-20 - 主分类号： G11C16/08 文献下载
摘要：本文揭示具有受控字线斜坡率的存储器装置以及相关联的系统及方法。在一个实施例中，存储器装置包含至少一个电压调节器及多个字线。在存储器区的编程操作期间，所述存储器装置经配置以将所选择字线斜升到期望编程电压，同时使用所述至少一个电压调节器将电耦合到所述所选择字线的一或多个邻近未选择字线斜升到期望抑制电压。在一些实施例中，所述存储器装置斜升所述所选择字线及所述一或多个邻近未选择字线，使得当所述所选择字线达到所述期望编程电压时，所述一或多个邻近未选择字线达到所述期望抑制电压。在这些及其它实施例中，所述存储器装置将所述所选择字线斜升到所述期望编程电压而不浮动所述所选择字线。
具有受控斜坡存储器装置以及相关联系方法

[发明专利]一种非易失存储器读处理方法及装置-CN201910400130.7有效
发明人：张晓伟 -专利权人：兆易创新科技集团股份有限公司;西安格易安创集成电路有限公司
申请日： 2019-05-14 - 公布日： 2023-04-07 - 主分类号： G11C16/26 文献下载
摘要：本发明实施例提供了一种非易失存储器读处理方法及装置，该方法包括：在对所述待处理存储块执行读操作时，确定选中的目标字线；其中，所述待处理存储块为：已经进行过大于预设次数的读操作的存储块；确定所述待处理存储块中边沿字线的导通阈值电压；其中，所述边沿字线为所述待处理存储块中的起始字线，和/或，末尾字线；对所述目标字线施加第一电压，且，对所述边沿字线施加第二电压；其中，所述第二电压大于所述第一电压，且所述第二电压大于所述导通阈值电压。本发明实施例在边沿字线施加大于该导通阈值电压的第二电压，可以确保边沿字线导通，因此可以避免已经进行过较多次数读操作的存储块中，因边沿字线造成的读取错误现象。
一种非易失存储器处理方法装置

[发明专利]存储器装置-CN202011291928.1在审
发明人：郑震石;奇银珠 -专利权人：三星电子株式会社
申请日： 2020-11-18 - 公布日： 2021-06-22 - 主分类号： G11C8/08 文献下载
摘要：所述存储器装置包括：存储器单元阵列，包括连接到多条字线和多条位线的多个存储器单元；字线驱动电路，包括分别连接到多条字线的多个子字线解码器，其中，每个子字线解码器被配置为当各自连接的字线被选择时将第一驱动信号输入到该字线，并且其中，每个子字线解码器被配置为当各自连接的字线未被选择时将预定的电源电压输入到该字线；感测放大器电路，包括连接到位线的感测放大器；以及逻辑电路，被配置为通过在将第一驱动信号输入到被选择的字线的同时使未被选择的子字线解码器浮置并且使用感测放大器中的至少一个检测连接到未被选择的字线的存储器单元的数据来确定存储器单元阵列和字线驱动电路中的至少一者的故障
存储器装置

[发明专利]存储器和包括存储器的存储系统-CN201310253742.0有效
发明人：宋清基 -专利权人：爱思开海力士有限公司
申请日： 2013-06-24 - 公布日： 2018-01-09 - 主分类号： G11C11/4063 文献下载
摘要：一种存储器，所述存储器可以包括第一存储体，所述第一存储体被配置成包括第一字线至第N字线，并且包括第一冗余字线至第M冗余字线以替换在第一字线至第N字线之中的M数目个字线；第二存储体，所述第二存储体被配置成包括第一字线至第N字线，并且包括第一冗余字线至第M冗余字线以替换在第一字线至第N字线之中的M数目个字线；以及控制电路，所述控制电路被配置成在第一模式下操作期间，第一存储体和第二存储体之中被选中的存储体中的第一字线至第N字线之中的与输入地址相对应的字线用第一冗余字线至第M冗余字线之中的第K（1≤K≤M）冗余字线来替换的情况下，将与被选中的存储体的第K冗余字线相邻的至少一个相邻字线激活。
存储器包括存储系统

[发明专利]半导体器件-CN201410345745.1有效
发明人：杨芸;李绍彬;王成诚 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-07-18 - 公布日： 2018-10-23 - 主分类号： H01L23/52 文献下载
摘要：该半导体器件包括：源线；字线，与源线平行设置；字线接触孔结构，与字线垂直相交设置，且字线接触孔结构与字线相交形成的接触面靠近字线上远离源线的一侧边缘设置。该半导体器件中，通过将字线接触孔结构与字线相交形成的接触面靠近字线上远离源线的一侧边缘设置，从而增加了字线接触孔与源线之间的距离，并减小了字线接触孔结构和源线之间的寄生电容，进而提高了半导体器件的击穿电压
半导体器件

[发明专利]半导体存储装置及其驱动方法-CN200910170941.9有效
发明人：李明珍;安进弘 -专利权人：海力士半导体有限公司
申请日： 2009-08-21 - 公布日： 2010-02-24 - 主分类号： G11C11/4063 文献下载
摘要：所述半导体存储装置包括：多条字线；和驱动器，配置成当所述多条字线中的字线由激活命令所激活时，在激活的字线被驱动至高电压电平的时间段期间利用不同的字线驱动电压电平来驱动与激活的字线相邻的至少一条未激活的字线和剩余的未激活的字线
半导体存储装置及其驱动方法

[发明专利]高速访问存储器和方法-CN201080055681.1有效
发明人：张家宝;M.J.H.李;S.沃德 -专利权人：国际商业机器公司
申请日： 2010-11-16 - 公布日： 2012-08-29 - 主分类号： G06F12/08 文献下载
摘要：提供了一种用于门控已经无效的高速缓存访问存储器中的任何行的读取访问的机制。高速缓存访问存储器中的地址解码器发送存储器访问到与所述存储器访问相关联的非门控字线驱动器和门控字线驱动器。响应于非门控字线驱动器确定所述存储器访问是读取访问，非门控字线驱动器输出有效位存储器单元中存储的数据到门控字线驱动器。响应于门控字线驱动器确定所述存储器访问是读取访问，门控字线驱动器确定通过非门控字线驱动器来自有效位存储器单元的数据指示有效数据或无效数据，并且响应于数据无效，拒绝与门控字线驱动器相关联的存储器单元的行中的数据的输出
高速访问存储器方法

[发明专利]存储器阵列和用于形成存储器阵列的方法-CN201980071837.6在审
发明人：金昌汉;R·J·希尔;J·D·霍普金斯;C·豪德 -专利权人：美光科技公司
申请日： 2019-10-21 - 公布日： 2021-06-15 - 主分类号： H01L27/11582 文献下载
摘要：一种存储器阵列，其包括竖直堆叠，所述竖直堆叠包括交替的绝缘层和字线层。所述字线层包括个别存储器单元的栅极区。所述栅极区个别地包括所述字线层中的个别者中的字线的部分。沟道材料竖向延伸穿过所述绝缘层和所述字线层。所述个别存储器单元包括横向地位于所述栅极区与所述沟道材料之间的存储器结构。所述字线中的个别者包括相对的横向外侧纵向边缘。所述纵向边缘个别地包括横向延伸到所述相应个别字线中的纵向拉长的凹槽。公开了方法。
存储器阵列用于形成方法

[发明专利]NAND闪存的数据读操作电压施加方法及装置-CN202111512765.X在审
发明人：张易;薛红军;孙丽华 -专利权人：北京得瑞领新科技有限公司
申请日： 2021-12-10 - 公布日： 2022-03-18 - 主分类号： G11C16/04 文献下载
摘要：本发明涉及一种NAND闪存的数据读操作电压施加方法及装置、计算机可读介质，方法包括：在对NAND闪存中的每一个页的读操作时，向第一字线施加读电压，向第二字线施加导通电压，向第三字线施加第一电压；第一字线为待读页对应的字线，第三字线为与第一字线相邻的多个字线，二字线为待读页对应的块中除了第一字线和第三字线之外的字线；第一电压为导通电压与第一补偿电压之和，第一补偿电压小于第二补偿电压，第二补偿电压为仅向与第一字线相邻的一个上层字线和一个下层字线进行电压补偿时所采用的补偿电压
nand 闪存数据操作电压施加方法装置

[发明专利]半导体存储装置及数据写入方法-CN201910089600.2在审
发明人：小仓达朗;堀井秀人 -专利权人：东芝存储器株式会社
申请日： 2019-01-30 - 公布日： 2020-03-27 - 主分类号： G11C16/34 文献下载
摘要：本发明的实施方式提供一种在以步进写入方式对电荷捕获膜写入数据时，能够抑制相邻字线干扰的半导体存储装置及数据写入方法。实施方式的数据写入方法通过对分别连接于多个存储单元的多个字线中的选择字线一面使程序电压的电压值步进一面施加直至数据的写入结束为止，来对连接于选择字线的存储单元进行数据的写入。此时，根据施加至选择字线的程序电压的值，对多个字线中的选择字线以外的特定的字线施加不同的通过电压。
半导体存储装置数据写入方法

[发明专利]存储器应用的线挠曲控制-CN201980079225.1在审
发明人：戈鲁恩·布泰尔;施卢蒂·托姆贝尔;伊时塔克·卡里姆;帕特里克·范克利蒙布特 -专利权人：朗姆研究公司
申请日： 2019-11-25 - 公布日： 2021-10-15 - 主分类号： H01L27/108 文献下载
摘要：一种减少在存储器单元中的字线挠曲的方法包含：a)提供衬底，所述衬底包括多个字线，所述多个字线被配置成彼此相邻并且在多个晶体管上方；b)使用沉积工艺在所述多个字线上沉积膜层；c)在沉积所述膜层之后，测量字线挠曲；d)将所述字线挠曲与预定范围相比较；e)基于所述字线挠曲，调整所述沉积工艺的成核延迟和晶粒尺寸中的至少一者；以及f)使用一或更多衬底分别重复(b)到(e)一或更多次，直到所述字线挠曲在所述预定范围内。
存储器应用挠曲控制

[发明专利]通过修改沟道放电期间字线电压的斜升速率来减少双层存储器设备中的读取干扰-CN201980006545.4有效
发明人：陈宏燕;赵伟;董颖达 -专利权人：桑迪士克科技有限责任公司
申请日： 2019-08-23 - 公布日： 2023-09-12 - 主分类号： G11C16/34 文献下载
摘要：本发明公开了用于减少具有由接口分开的下层和上层的双层堆叠中的存储器单元的读取干扰的技术。在读取操作中，NAND串的沟道在读取选定存储器单元之前放电。放电涉及斜升字线电压和将NAND串的末端接地。为了增加放电，与未选定字线的斜升速率相比，选定字线以及与接口相邻的虚设存储器单元的斜升速率可以更大。在一个选项中，更大的斜升速率也用于选定字线与接口之间的字线。在另一个选项中，更大的斜升速率用于与选定字线处于同一层中的字线。
通过修改沟道放电期间电压升速减少双层存储器设备中的读取干扰