[发明专利]金属电极结构及其制备方法、肖特基势垒二极管在审
| 申请号： | 202311094893.6 | 申请日： | 2023-08-28 |
| 公开（公告）号： | CN116913953A | 公开（公告）日： | 2023-10-20 |
| 发明（设计）人： | 柳月波;赖灿雄;廖文渊;杨少华;王宏跃;贺致远 | 申请（专利权）人： | 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） |
| 主分类号： | H01L29/417 | 分类号： | H01L29/417;H01L21/28;H01L29/872 |
| 代理公司： | 华进联合专利商标代理有限公司 44224 | 代理人： | 马簪 |
| 地址： | 511370 广东省*** | 国省代码： | 广东;44 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 本申请涉及一种金属电极结构及其制备方法、肖特基势垒二极管，金属电极结构包括基材，所述基材的表面形成有间隔布置的第一圆柱体和第二圆柱体，所述第二圆柱体的顶面分别形成有缺口窗和欧姆接触电极，所述第一圆柱体的顶面形成有第一肖特基接触电极，所述缺口窗的底面形成有第二肖特基接触电极；以及肖特基电极空气桥，所述肖特基电极空气桥的一端与所述第一肖特基接触电极电连接，所述肖特基电极空气桥的另一端与所述第二肖特基接触电极电连接；其中，所述第一肖特基接触电极和所述第二肖特基接触电极均为圆形。能显著减小圆形金属电极的边缘电容对总电容的影响，进而提升器件的截止效率。 | ||
| 搜索关键词： | 金属电极 结构 及其 制备 方法 肖特基势垒二极管 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）），未经中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室））许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202311094893.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 半导体元件及其形成方法-202210414563.X
- 游秀美;江广原;谢政倚;张维展;林长生 - 世界先进积体电路股份有限公司
- 2022-04-20 - 2023-10-27 - H01L29/417
- 本申请公开一种半导体元件及其形成方法，其中，所述半导体元件，包括：衬底；晶种层，设置于衬底上；化合物半导体叠层，设置于晶种层上；源极金属层和漏极金属层，设置于化合物半导体叠层上；以及导电层，至少部分覆盖源极金属层和漏极金属层，且覆盖晶种层的相对两侧表面和化合物半导体叠层的相对两侧表面，其中导电层电连接晶种层和源极金属层。本发明可借由导电层以将累积于晶种层中的电荷排出，进而降低元件电阻并提高元件操作的速度。
- 半导体器件及其制备方法-202310857416.4
- 朱月强;孙浩 - 英诺赛科（珠海）科技有限公司
- 2023-07-12 - 2023-10-24 - H01L29/417
- 本发明提供一种半导体器件及其制备方法，涉及半导体技术领域，所述半导体器件包括：衬底；缓冲层，设置在所述衬底上；半导体层，设置在所述缓冲层上；栅极电极，设置在所述半导体层上；钝化层，具有第一凹槽和第二凹槽，所述第一凹槽的开口面积大于底面积，所述第二凹槽的开口面积大于底面积；源极电极，设置在所述第一凹槽中；漏极电极，设置在所述第二凹槽中。通过采用开口面积大于底面积的具有倾斜侧壁的沟槽结构设置源极电极和漏极电极，增大了电极金属层与钝化层的接触面积，能够明显缓解应力差异，从而有效稳定半导体器件的导通电阻，提高半导体器件的性能。
- 晶体管结构及其制造方法-202210807041.6
- 廖政华;柯宗杰;林幸如;谢荣裕;杨令武 - 旺宏电子股份有限公司
- 2022-07-07 - 2023-10-24 - H01L29/417
- 本公开提供了一种晶体管结构及其制备方法，该晶体管结构包括衬底、栅极结构、多个第一口袋掺杂区、多个第二口袋掺杂区、多个源极/漏极延伸区与多个源极/漏极区。栅极结构位于衬底上。多个第一口袋掺杂区位于栅极结构旁的衬底中。第一口袋掺杂区的掺杂包括IVA族元素。多个第二口袋掺杂区位于栅极结构旁的衬底中。第二口袋掺杂区的深度大于第一口袋掺杂区的深度。多个源极/漏极延伸区位于多个第一口袋掺杂区中。多个源极/漏极区位于栅极结构旁的衬底中。源极/漏极延伸区位于源极/漏极区与栅极结构之间。
- 金属电极结构及其制备方法、肖特基势垒二极管-202311094893.6
- 柳月波;赖灿雄;廖文渊;杨少华;王宏跃;贺致远 - 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室））
- 2023-08-28 - 2023-10-20 - H01L29/417
- 本申请涉及一种金属电极结构及其制备方法、肖特基势垒二极管，金属电极结构包括基材，所述基材的表面形成有间隔布置的第一圆柱体和第二圆柱体，所述第二圆柱体的顶面分别形成有缺口窗和欧姆接触电极，所述第一圆柱体的顶面形成有第一肖特基接触电极，所述缺口窗的底面形成有第二肖特基接触电极；以及肖特基电极空气桥，所述肖特基电极空气桥的一端与所述第一肖特基接触电极电连接，所述肖特基电极空气桥的另一端与所述第二肖特基接触电极电连接；其中，所述第一肖特基接触电极和所述第二肖特基接触电极均为圆形。能显著减小圆形金属电极的边缘电容对总电容的影响，进而提升器件的截止效率。
- 半导体器件及其制备方法-202211206726.1
- 范谦;倪贤锋 - 苏州汉骅半导体有限公司
- 2022-09-30 - 2023-10-20 - H01L29/417
- 本发明公开了一种半导体器件及其制备方法，包括：第一衬底；第一阻挡层，所述第一阻挡层位于第一衬底上；第二阻挡层，所述第二阻挡层位于所述第一阻挡层上，所述第二阻挡层上沿第一方向间隔设置有多个栅极；势垒层，所述势垒层位于所述第二阻挡层上方并覆盖所述栅极；沟道层、缓冲层，依次堆叠于所述势垒层上；所述半导体器件形成有自顶面向下延伸至沟道层的多个源极凹槽和多个漏极凹槽，每个所述源极凹槽底壁设置有源极，每个所述漏极凹槽底壁设置有漏极。每个所述漏极在所述第一衬底上的投影与一个所述第一凹槽重叠，使得漏极同接地的第一衬底之间的介质阻挡结构厚度增加，所述半导体器件可以承受更高的电压，不容易被击穿。
- 电耦接结构、半导体装置和电子设备-201880049141.9
- 富田一行 - 索尼半导体解决方案公司
- 2018-06-19 - 2023-10-20 - H01L29/417
- [问题]为了在金属和半导体之间可靠地形成低阻抗电连接。[解决方案]提供了一种电连接结构，设置有：半导体层；金属层；以及中间层，中间层包括设置在半导体层侧的绝缘层和设置在金属层侧的二维材料层并且由半导体层和金属层夹持。
- 半导体器件及其制备方法-202310964175.3
- 孟令款;张志勇;彭练矛 - 北京元芯碳基集成电路研究院
- 2023-08-02 - 2023-10-13 - H01L29/417
- 本发明涉及一种半导体器件及其制备方法，属于半导体器件技术领域，该器件包括衬底、衬底上方的沟道层、栅极结构以及位于栅极结构两侧的源极和漏极，栅极结构包括栅介质层和位于栅介质层上方的栅极堆叠结构，在栅极结构区域外具有覆盖沟道层的部分栅介质层，并且该区域的栅介质层厚度小于栅极下方的栅介质层的厚度，在源极和漏极区域不存在栅介质层；在源极和漏极中分别具有源极接触金属层和漏极接触金属层，以及位于源极接触金属层和漏极接触金属层上方的第一局部互连金属层和第二局部互连金属层。本申请提供的器件及方法，可以有效避免侧墙材料层侧壁表面沉积上不必要的金属，从而能够降低寄生电阻以及避免形成潜在的漏电通路问题。
- 半导体器件以及半导体存储器件-202210993759.9
- 户田将也;石丸友纪;黄河;高桥恒太;松尾和展;落合隆文;本田彰司;虎谷健一郎;佐久间究;盐川太郎;冈岛睦 - 铠侠股份有限公司
- 2022-08-18 - 2023-10-10 - H01L29/417
- 实施方式提供晶体管特性优异的半导体器件以及半导体存储器件。实施方式的半导体器件具备：第1电极；第2电极；氧化物半导体层，其设置在第1电极与第2电极之间；栅电极，其将氧化物半导体层包围；以及栅极绝缘层，其设置在栅电极与氧化物半导体层之间，与第1电极分离，包含氮(N)。并且，从第1电极朝向第2电极的第1方向上的第1电极与栅极绝缘层之间的第1距离比第1方向上的第1电极与栅电极之间的第2距离小。
- 半导体装置以及半导体存储装置-202211070863.7
- 冈岛睦;齐藤信美;池田圭司;野田光太郎;秋田贵誉 - 铠侠股份有限公司
- 2022-09-01 - 2023-10-03 - H01L29/417
- 实施方式提供一种能够抑制可靠性的降低的半导体装置以及半导体存储装置。实施方式的半导体装置具备：氧化物半导体层，沿第一方向延伸；栅极电极，在与第一方向交叉的第二方向上与氧化物半导体层重叠；栅极绝缘膜，设置于栅极电极与氧化物半导体层之间；第一导电层，在第一方向上设置于氧化物半导体层之上，并且包含导电性氧化物；第二导电层，在第一方向上设置于第一导电层之上，并且包含金属元素；第一保护膜，与第二导电层的侧面相接；以及第二保护膜，与第一导电层的侧面或上表面的至少一部分相接。第一保护膜及第二保护膜分别包含与第二导电层相比、氧的扩散系数小的材料。
- 半导体器件-201811100712.5
- 宋在烈;裵洙瀯;李东洙;丁炯硕;玄尚镇 - 三星电子株式会社
- 2018-09-20 - 2023-10-03 - H01L29/417
- 一种半导体器件，其包括：衬底；在衬底上的第一有源区和第二有源区；与第一有源区交叉的第一凹陷；与第二有源区交叉的第二凹陷；沿着第一凹陷和第二凹陷的侧壁延伸的栅极间隔物；第一下高k电介质膜，其在第一凹陷中并包括第一浓度的第一高k电介质材料、以及第二高k电介质材料；第二下高k电介质膜，其在第二凹陷中并包括大于第一浓度的第二浓度的第一高k电介质材料、以及第二高k电介质材料；第一含金属膜，其在第一下高k电介质膜上并包括第三浓度的硅；以及第二含金属膜，其在第二下高k电介质膜上并包括小于第三浓度的第四浓度的硅。
- 一种螺旋缠绕型金属氧化物薄膜晶体管-202320783695.X
- 陈宇怀 - 华映科技（集团）股份有限公司
- 2023-04-11 - 2023-10-03 - H01L29/417
- 本实用新型提供一种螺旋缠绕型金属氧化物薄膜晶体管，所述薄膜晶体管包括基板；所述基板之上设有栅极，所述栅极之上设置有栅极绝缘层，所述栅极绝缘层之上设置有半导体层，所述半导体层之上设置有源漏极；所述源漏极包括源极和漏极，所述源极和所述漏极之间互相呈螺旋缠绕式结构设置于所述半导体层上；所述半导体层和栅极可搭配方型或螺旋缠绕式结构设置。本实用新型可以分散TFT薄膜间结构应力施加于半导体层的效果，并且减少半导体层边缘在器件中的面积占比，减少次生沟道发生的可能性，使得器件具有较高稳定度。
- 一种晶闸管的短路发射极结构-202320782399.8
- 邱玉石;杨胜国;纪伟 - 阜新飞宇电子科技有限公司
- 2023-04-11 - 2023-10-03 - H01L29/417
- 本实用新型属于电子元器件技术领域，尤其是一种晶闸管的短路发射极结构，针对背景技术提出的开通时间变长，瞬态正向压降变高的问题，现提出以下方案，包括晶闸管主体、P1导电区和P2导电区，所述P1导电区的外表面上设置有高掺杂P+导电层，且P2导电区的外表面设置有高掺杂N2导电层。本实用新型在接触电极和条状区的结构作用下，提高了晶闸管主体的断态电压上升率，同时开通时间和瞬态正向压降无明显变化，具有至少四个导电类型交替相反的区域，包括外部发射区和内部区，外部发射区分为多个部分，内部区的部分在发射区的部分之间延伸到发射区的外表面，内部区的这些部分相互连接并且是条形的，形成一个连续的几何图案。
- 一种过渡金属硫化物垂直结构二极管及其制备方法-202310797064.8
- 何道伟;谢嘉诚;王欣然;施毅;吴云 - 南京大学
- 2023-06-30 - 2023-09-29 - H01L29/417
- 本发明公开了一种过渡金属硫化物垂直结构二极管及其制备方法，所述二极管包括衬底、底电极、过渡金属硫化物薄膜和顶电极；所述顶电极接触层为金属锑；所述底电极在衬底上利用Grids铜网固定在衬底表面，然后蒸镀金属得到；该过渡金属硫化物垂直结构二极管，利用Grids铜网可以直接获得仪器精度级的表面洁净度，无其它杂质的引入，且表面平滑，这一优势能大程度的加强金属与半导体之间的接触，进而关态电流得到进一步的降低，明显改善了该垂直结构二极管的整流比。
- 半导体装置及半导体存储装置-202210991569.3
- 黄河;松尾和展;石丸友纪;虎谷健一郎 - 铠侠股份有限公司
- 2022-08-18 - 2023-09-29 - H01L29/417
- 本发明的实施方式提供一种晶体管特性优异的半导体装置及半导体存储装置。实施方式的半导体装置具备：第1电极；第2电极；氧化物半导体层，设置于第1电极与第2电极之间，包含第1区域、第1区域与第2电极之间的第2区域、及第1区域与第2区域之间的第3区域，且第1区域的第1电阻率比第2区域的第2电阻率高；栅极电极，包围第3区域；及栅极绝缘层，设置于栅极电极与第3区域之间；且从第1电极朝向第2电极的第1方向上的第1电极与栅极电极之间的第1距离比第1方向上的栅极电极与第2电极之间的第2距离小。
- 芯片级封装的具有金属填充的深沉降区触点的功率MOSFET-201680086101.2
- 刘运龙;杨红;H·林;吕天平;邹胜;Q·贾;熊育飞 - 德州仪器公司
- 2016-06-30 - 2023-09-29 - H01L29/417
- 一种形成包含功率半导体装置的IC(180)的方法包含：提供衬底(100)，所述衬底在其上具有外延层(150)，所述外延层具有形成于其中的被金属前电介质PMD层(118)覆盖的至少一个晶体管(160)。从接触开口蚀刻穿过所述PMD到所述外延层中以形成延伸到所述装置的第一节点的沉降区沟槽。沉积金属填充材料(128b)以覆盖所述沉降区沟槽的侧壁和底部，但不完全填充所述沉降区沟槽。在所述金属填充材料上方沉积电介质填料层(128c)以填充所述沉降区沟槽。移除所述电介质填料层的覆盖层区域，在所述覆盖层区域中的所述金属填充材料的表面上停止以形成沉降区触点(128)。形成图案化互连金属，从而在所述互连金属与所述沉降区沟槽的所述侧壁上的金属填充材料之间提供连接。
- 多端子氮化镓功率晶体管-202180089113.1
- 吉尔伯托·库拉托拉 - 华为技术有限公司
- 2021-01-11 - 2023-09-26 - H01L29/417
- 本发明涉及一种氮化镓(Gallium Nitride，GaN)功率晶体管(100、300、500、600)，包括：源极焊盘(S)；漏极焊盘(D)；第一栅极焊盘(G
- 半导体装置及制造半导体装置的方法-202211551161.0
- 刘原良;李宜蓁;陈彦彰 - 汉磊科技股份有限公司
- 2022-12-05 - 2023-09-22 - H01L29/417
- 本发明提供半导体装置及制造半导体装置的方法。该半导体装置包括：碳化硅磊晶层以及第一凹槽，该碳化硅磊晶层具有：p型阱区；在该p型阱区的表面上的重掺杂n型区；以及在该重掺杂n型区之下且在该p型阱区内的重掺杂p型区，该第一凹槽形成在该重掺杂p型区和该重掺杂n型区中，其中，该第一凹槽的深度超过该重掺杂n型区的深度。
- 高抗闩锁能力的IGBT器件-201810993150.5
- 许生根;杨晓鸾;张金平;姜梅 - 江苏中科君芯科技有限公司
- 2018-08-29 - 2023-09-22 - H01L29/417
- 本发明涉及一种IGBT器件，尤其是一种高抗闩锁能力的IGBT器件，属于IGBT器件的技术领域。元胞沟槽呈倒T字型，源极接触孔呈T字型，在源极接触孔的第二孔区内设置接触孔电介质层，从而能对第一导电类型漂移区内的载流子流通路径进行引导，即使得空穴载流子绕开元胞沟槽的槽底向元胞区集中，在T字型源极接触孔的作用下，可以使得空穴在有源区零电位的吸引下，绕开第一导电类型源区，并能竖直向上集中流向第一孔区，从而使得IGBT器件中寄生晶闸管更难达到闩锁条件，提高IGBT器件的抗闩锁能力，安全可靠。
- 具有扩展的电气安全操作区的半导体器件-201711470953.4
- X·吴 - 德克萨斯仪器股份有限公司
- 2017-12-29 - 2023-09-08 - H01L29/417
- 本发明涉及具有扩展的电气安全操作区的半导体器件。在至少一些实施例中，半导体器件包括形成在阱(112)内的源极区(110)。源极区包括第一掺杂剂类型，并且阱包括与第一掺杂剂类型相反的第二掺杂剂类型。终端区(118)形成在阱(112)内，终端区与源极区对准，并且具有与源极区的端部相邻并且与源极区的端部间隔开的端部。终端区包括具有第二掺杂剂类型的半导体材料。终端区中的掺杂剂的预选浓度值大于阱中第二掺杂剂类型的浓度值。
- 一种螺旋缠绕型金属氧化物薄膜晶体管-202310378926.3
- 陈宇怀 - 华映科技（集团）股份有限公司
- 2023-04-11 - 2023-09-05 - H01L29/417
- 本发明提供一种螺旋缠绕型金属氧化物薄膜晶体管，所述薄膜晶体管包括基板；所述基板之上设有栅极，所述栅极之上设置有栅极绝缘层，所述栅极绝缘层之上设置有半导体层，所述半导体层之上设置有源漏极；所述源漏极包括源极和漏极，所述源极和所述漏极之间互相呈螺旋缠绕式结构设置于所述半导体层上；所述半导体层和栅极可搭配方型或螺旋缠绕式结构设置。本发明可以分散TFT薄膜间结构应力施加于半导体层的效果，并且减少半导体层边缘在器件中的面积占比，减少次生沟道发生的可能性，使得器件具有较高稳定度。
- 一种柔性输电用压接型绝缘栅双极晶体管-202310366240.2
- 孙育龙 - 国网湖北省电力有限公司荆州供电公司
- 2023-04-07 - 2023-08-29 - H01L29/417
- 本发明公开了一种柔性输电用压接型绝缘栅双极晶体管，包括绝缘壳体和子模块，所述绝缘壳体的上下两端分别设置有发射极和集电极，且发射极和集电极的内侧面上分别垂直连接有第二支撑板和第一支撑板，并且第二支撑板与第一支撑板相互平行，所述子模块包括外壳和限位框，且子模块和子模块之间形成有空隙，并且子模块安装在第二支撑板和第一支撑板之间，所述外壳的上端开设有缺口，且缺口和限位框分别位于外壳的相对面上。该柔性输电用压接型绝缘栅双极晶体管，改变子模块的安装方向，避免外界压力直接施加在芯片上，而损坏芯片，子模块始终夹持在第一支撑板和第二支撑板之间，上下震动和倒置不会对其产生影响，有助于扩大器件的应用场合。
- 低栅漏电容的纵向场效应晶体管及其制造方法-201710126852.9
- 胡欣;黄昕;张帅 - 济南安海半导体有限公司
- 2017-03-06 - 2023-08-29 - H01L29/417
- 本发明涉及一种采用了该发明的低栅漏电容的纵向场效应晶体管及其制造方法，属于半导体技术领域。在该方法中，由于其首先在衬底的顶部形成凸出于衬底顶部的厚栅氧区，并在该厚栅氧区之上形成作为栅极的多晶硅，从而利用该厚栅氧增加了栅漏电容介质层的厚度，同样的还可以进一步减少栅极与漏极覆盖区域的面积，减小栅漏电容，降低开关损耗，提升场效应晶体管的性能，进而使本发明的低栅漏电容的纵向场效应晶体管更适用于高频应用，且该低栅漏电容的纵向场效应晶体管的结构简单，制造方法简便，生产及应用成本也较为低廉。
- 集成电路器件和制造其的方法-201910231444.9
- 安学润;李相炫;康诚右;申洪湜;吴省翰;吴怜默;李仁根 - 三星电子株式会社
- 2019-03-26 - 2023-08-29 - H01L29/417
- 一种集成电路器件可以包括：衬底，包括沿第一方向延伸的鳍型有源区；栅极结构，交叉鳍型有源区并沿交叉第一方向的第二方向延伸；源极/漏极区，在栅极结构的彼此相反侧处的鳍型有源区上；第一接触结构，电连接到源极/漏极区中的一个；成对的第一接触块结构，分别在第一接触结构的在第二方向上的彼此相反的第一侧壁上。
- 一种具有漏栅互联结构的IGZO晶体管及其制备方法-202310274252.2
- 杨冠华;刘孟淦;陈楷飞;卢文栋;廖福锡;吴子竞;卢年端;李泠 - 中国科学院微电子研究所
- 2023-03-17 - 2023-08-22 - H01L29/417
- 本发明涉及半导体技术领域，尤其涉及一种具有漏栅互联结构的IGZO晶体管及其制备方法；晶体管包括：背栅、背栅介质层、a‑IGZO沟道层、顶栅介质层、源极及漏极源极、漏极与顶栅介质层的侧面、a‑IGZO沟道层的侧面连接，源极、漏极与背栅介质层顶部连接，漏极与顶栅介质层顶部连接，源极与顶栅介质层顶部不连接。本发明解决了IGZO晶体管源漏极容易接触短路、IGZO沟道区狭窄导致的电子迁移率低、开态电流小的问题，同时较现有技术同等条件下具有更大的电子迁移率，同时具有更大的漏极电场，有助于降低接触势垒，进一步增强IGZO晶体管电子注入能力。
- 半导体器件及其制备方法-202310242585.7
- 魏峰;相奇 - 广东芯粤能半导体有限公司
- 2023-03-14 - 2023-08-11 - H01L29/417
- 本申请涉及一种半导体器件及其制备方法。所述半导体器件，包括：衬底、第一导电类型的外延层、栅极结构、覆盖介质层、栅极引出电极、引出孔、源极引出电极、第二导电类型的埋层以及隔离绝缘层。其中，覆盖介质层内具有开口，开口暴露出栅极结构。栅极引出电极至少位于开口内，与栅极结构相接触。引出孔位于开口内，沿厚度方向贯穿栅极引出电极以及栅极结构，以暴露出第一导电类型的外延层。源极引出电极位于引出孔内，与第一导电类型的外延层电连接。第二导电类型的埋层位于第一导电类型的外延层内，且位于引出孔相对的两侧。隔离绝缘层位于源极引出电极与栅极引出电极和栅极结构之间。上述半导体器件具有较低的电压降以及损耗。
- 有源矩阵基板及其制造方法-202010213981.3
- 今井元;大东彻;菊池哲郎;山中昌光;原义仁;川崎达也;铃木正彦;西宫节治 - 夏普株式会社
- 2020-03-24 - 2023-08-11 - H01L29/417
- 提供有源矩阵基板，其具备氧化物半导体TFT，能降低寄生电容。有源矩阵基板具备源极总线、下部绝缘层、包含氧化物半导体层的氧化物半导体TFT、栅极总线及多个配线连接部，氧化物半导体层在形成于下部绝缘层的源极用开口部内电连接到源极电极或源极总线，各配线连接部包含：下部导电部，其使用第1导电膜形成；下部绝缘层，其在下部导电部上延伸设置；氧化物连接层，其与氧化物半导体层使用相同氧化物膜形成，并在形成于下部绝缘层的下部开口部内电连接到下部导电部；绝缘层，其覆盖氧化物连接层；以及上部导电部，其在形成于绝缘层的上部开口部内电连接到氧化物连接层，氧化物连接层包含电阻率比氧化物半导体层的沟道区域的电阻率低的区域。
- 一种高压大功率压接器件封装结构-202310592178.9
- 邓二平;孙鸿禹;黄永章 - 华北电力大学
- 2023-05-24 - 2023-08-08 - H01L29/417
- 本发明公开了一种高压大功率压接器件封装结构，涉及功率半导体器件封装技术领域，各芯片子单元分别与一导电子单元对应；集电极和发射极分别位于管壳的上端和下端，集电极、管壳和发射极形成密封壳体；芯片单元和PCB板均位于密封壳体中，各芯片子单元均用于与PCB板接触，PCB板与栅极电极的一端接触，栅极电极的另一端伸出密封壳体；当对集电极施加压力时，芯片子单元的一端和弹簧子单元的一端均能够与集电极接触，芯片子单元的另一端能够与导电子单元的一端接触；导电子单元的另一端和弹簧子单元的另一端分别与发射极连接。本发明不仅可实现器件内部各芯片压力、结温和电流的有效均衡，还能实现器件的失效短路以及提高浪涌和短路能力等。
- 三维AND快闪存储器元件及其制造方法-202210024879.8
- 苏嬿如 - 旺宏电子股份有限公司
- 2022-01-11 - 2023-07-18 - H01L29/417
- 本发明提供一种三维AND快闪存储器元件，包括：堆叠结构、通道柱、第一导体柱和第二导体柱以及电荷存储结构。堆叠结构位于介电基底上，其中所述堆叠结构包括彼此交替堆叠的多个栅极层与多个绝缘层。通道柱，延伸穿过所述堆叠结构。第一导体柱和第二导体柱，位于所述多个通道柱内，且与所述多个通道柱电性连接。所述第一导体柱包括第一金属硅化物柱，所述第二导体柱包括第二金属硅化物柱。电荷存储结构，位于所述多个栅极层与所述通道柱之间。
- 功率晶体管结构及其制造方法-202110548533.3
- 任炜强 - 深圳真茂佳半导体有限公司
- 2021-05-19 - 2023-07-14 - H01L29/417
- 本申请涉及一种功率晶体管结构及其制造方法，其结构包括：漏极衬底，具有由漏极外延层提供的处理表面与对应的背面，处理表面并排形成有若干第一沟槽，第一沟槽内设置有栅极；有源层，形成于漏极外延层中；内介电层，分断式形成于栅极上的第一沟槽内，使栅极为嵌埋结构并电绝缘隔离栅极与源极层；第一沟槽的开口处形成有第二沟槽，以形成第一沟槽开口两侧的凹陷区以及第二沟槽之间的台面区，凹陷区内在内介电层两侧形成重掺杂部，台面区形成重掺杂隔离层；源极层，设置于有源层的台面区上，并透过凹陷区导接重掺杂部；有源层在重掺杂部下方且位于栅极两侧形成纵向沟道。本申请具有保持较高的防漏电流性能和提供更强的电流通过能力的效果。
- 半导体器件及其制造方法-202310033032.0
- 林裕凯;施伯铮;李志鸿;李资良 - 台湾积体电路制造股份有限公司
- 2023-01-10 - 2023-07-11 - H01L29/417
- 本文提供了半导体器件和制造半导体器件的方法，其中，在导电接触件上方选择性地沉积蚀刻停止层。在蚀刻停止层上方形成介电层，并且形成穿过介电层和蚀刻停止层的开口以暴露导电接触件。然后沉积导电材料以填充开口。
- 专利分类
