“池田圭司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果17个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置以及半导体存储装置-CN202211070863.7在审
发明人：冈岛睦;齐藤信美;池田圭司;野田光太郎;秋田贵誉 -专利权人：铠侠股份有限公司
申请日： 2022-09-01 - 公布日： 2023-10-03 - 主分类号： H01L29/417 文献下载
摘要：实施方式提供一种能够抑制可靠性的降低的半导体装置以及半导体存储装置。实施方式的半导体装置具备：氧化物半导体层，沿第一方向延伸；栅极电极，在与第一方向交叉的第二方向上与氧化物半导体层重叠；栅极绝缘膜，设置于栅极电极与氧化物半导体层之间；第一导电层，在第一方向上设置于氧化物半导体层之上，并且包含导电性氧化物；第二导电层，在第一方向上设置于第一导电层之上，并且包含金属元素；第一保护膜，与第二导电层的侧面相接；以及第二保护膜，与第一导电层的侧面或上表面的至少一部分相接。第一保护膜及第二保护膜分别包含与第二导电层相比、氧的扩散系数小的材料。
半导体装置以及存储

[发明专利]半导体存储装置及其制造方法-CN202211056375.0在审
发明人：冈岛睦;池田圭司 -专利权人：铠侠股份有限公司
申请日： 2022-08-31 - 公布日： 2023-09-29 - 主分类号： H10B12/00 文献下载
摘要：实施方式提供容易小型化的半导体存储装置及其制造方法。实施方式的半导体存储装置具备：板电极；多个存储电容器，沿着板电极的表面排列；以及多个存储晶体管，电连接于多个存储电容器。各个存储电容器具备：柱状的第1电极，电连接于存储晶体管；电介质层，设置于第1电极的外周面；第2电极，设置于电介质层的外周面并电连接于板电极；以及绝缘层，设置于第1电极与板电极之间，包含与电介质层不同的材料。
半导体存储装置及其制造方法

[发明专利]半导体装置及其制造方法-CN201911372803.9有效
发明人：泽部智明;齐藤信美;片冈淳司;上田知正;池田圭司 -专利权人：铠侠股份有限公司
申请日： 2019-12-27 - 公布日： 2023-06-16 - 主分类号： H01L29/786 文献下载
摘要：本发明的实施方式涉及半导体装置及其制造方法。一个方案的半导体装置具备：第1、第2电极、半导体沟道、绝缘层、氧化物层及栅电极。半导体沟道包括沿着第1方向延伸的部分，将所述第1、第2电极连接。绝缘层包围所述半导体沟道。氧化物层包围半导体沟道及所述绝缘层，且包含金属元素的氧化物。栅电极包围半导体沟道、所述绝缘层及所述氧化物层，且包含所述金属元素。
半导体装置及其制造方法

[发明专利]半导体存储装置-CN201811004525.7有效
发明人： 池田圭司;田中千加 -专利权人：铠侠股份有限公司
申请日： 2018-08-30 - 公布日： 2023-05-26 - 主分类号： G11C11/4074 文献下载
摘要：实施方式提供一种抑制读取错误的半导体存储装置。半导体存储装置具备：第1存储单元MC，包括第1晶体管T及第1电容器C；第2晶体管/TA，包含与所述第1存储单元的第1端子连接的第1端子；第1位线BL，与所述第1存储单元的第2端子连接；第2位线/BL，与所述第2晶体管的第2端子连接；以及控制器12，在所述第1存储单元的写入动作中，使所述第1晶体管接通，且使所述第2晶体管断开，在所述第1存储单元的读取动作中，使所述第1晶体管及所述第2晶体管接通。
半导体存储装置

[发明专利]半导体装置与半导体存储装置-CN202110702228.5在审
发明人：佐藤祐太;上田知正;齐藤信美;池田圭司 -专利权人：铠侠股份有限公司
申请日： 2021-06-24 - 公布日： 2022-09-27 - 主分类号： H01L27/108 文献下载
摘要：本发明涉及一种半导体装置及半导体存储装置。实施方式的半导体装置具备：氧化物半导体层，包括第1区域、第2区域、及第1区域与第2区域之间的第3区域；栅极电极；栅极绝缘层，设置于第3区域与栅极电极之间；第1电极，电连接于第1区域；第2电极，电连接于第2区域；第1导电层，设置于第1区域与第1电极之间及第2区域与第2电极之间的至少一者的位置，且包括氧(O)及氮(N)的至少任一个元素、及第1金属元素；及第2导电层，设置于氧化物半导体层与第1导电层之间，且包括氧(O)、及选自由铟(In)、锌(Zn)、锡(Sn)、及镉(Cd)所组成的群中的至少一个元素，且厚度比第1导电层的厚度更厚。
半导体装置存储

[发明专利]半导体装置及半导体存储装置-CN202110102182.3在审
发明人：佐藤祐太;上田知正;齐藤信美;池田圭司 -专利权人：铠侠股份有限公司
申请日： 2021-01-26 - 公布日： 2022-04-01 - 主分类号： H01L29/786 文献下载
摘要：本发明涉及一种半导体装置及半导体存储装置。实施方式的半导体装置具备：衬底；第1电极；第2电极，其与衬底之间设置着第1电极；氧化物半导体层，设置在第1电极与第2电极之间，与第1电极相接，含有选自由铟(In)、镓(Ga)、硅(Si)、铝(Al)及锡(Sn)所组成的群中的至少一种第1元素和锌(Zn)，化学组成和第1电极及第2电极不同；导电层，设置在氧化物半导体层与第2电极之间，与第2电极相接，含有选自由铟(In)、镓(Ga)、硅(Si)、铝(Al)、锡(Sn)、锌(Zn)及钛(Ti)所组成的群中的至少一种第2元素和氧(O)，化学组成和第1电极、第2电极及氧化物半导体层不同；栅极电极；以及栅极绝缘层，设置在氧化物半导体层与栅极电极之间。
半导体装置存储

[发明专利]半导体装置及半导体存储装置-CN202110220032.2在审
发明人：片冈淳司;上田知正;郑述述;齐藤信美;池田圭司 -专利权人：铠侠股份有限公司
申请日： 2021-02-26 - 公布日： 2022-04-01 - 主分类号： H01L29/417 文献下载
摘要：实施方式提供一种耐热性高的半导体装置及半导体存储装置。实施方式的半导体装置包括：氧化物半导体层；栅极电极；栅极绝缘层，设置在氧化物半导体层与栅极电极之间；第1电极，电连接在氧化物半导体层的第1位置；第2电极，电连接在氧化物半导体层的相对于第1位置位于第1方向的第2位置；第1导电层，设置在氧化物半导体层与第1电极之间、及氧化物半导体层与第2电极之间的至少任一位置，且含有氧(O)及氮(N)中的至少任一元素、第1金属元素、以及与第1金属元素不同的第1元素；以及第2导电层，设置在氧化物半导体层与第1导电层之间，且含有与第1金属元素及第1元素不同的第2元素、及氧(O)；栅极电极的隔着栅极绝缘层而与氧化物半导体层对向的部分的第1方向的位置位于第1位置与第2位置之间。
半导体装置存储

[发明专利]半导体装置-CN202110108855.6在审
发明人：河合宏树;片冈淳司;池田圭司 -专利权人：铠侠股份有限公司
申请日： 2021-01-27 - 公布日： 2022-03-01 - 主分类号： H01L29/786 文献下载
摘要：实施方式的半导体装置(1)具备氧化物半导体层(5)。氧化物半导体层(5)具备金属氧化物，该金属氧化物包含选自由铟及锡所组成的群中的至少1个第1金属元素、及选自由锌、镓、铝、钨、及硅所组成的群中的至少1个第2金属元素。氧化物半导体层(5)具备第1区域，该第1区域在相对于金属氧化物为1原子％以上且小于8原子％的范围内含有选自由氟及氯所组成的群中的至少1个阴离子元素。
半导体装置

[发明专利]半导体装置及半导体存储装置-CN202010699668.5在审
发明人：服部繁树;上田知正;池田圭司 -专利权人：铠侠股份有限公司
申请日： 2020-07-20 - 公布日： 2021-08-13 - 主分类号： H01L29/786 文献下载
摘要：本发明涉及一种半导体装置及半导体存储装置。根据一个实施方式，实施方式的半导体装置具备：第1氧化物半导体层，具有第1区域、第2区域、及第1区域与第2区域之间的第3区域；栅电极；栅极绝缘层，设置在第3区域与栅电极之间；第1电极，与第1区域电连接；第2电极，与第2区域电连接；及第2氧化物半导体层，设置在第1区域与第1电极之间、及第2区域与第2电极之间中至少一处，包含铟(In)、铝(Al)及锌(Zn)，且铝相对于铟、铝及锌的总和的原子比为8％以上23％以下，铟相对于铟、铝及锌的总和的原子比为45％以下。
半导体装置存储

[发明专利]半导体存储装置-CN201911397681.9在审
发明人：和田政春;池田圭司 -专利权人：铠侠股份有限公司
申请日： 2019-12-30 - 公布日： 2021-03-16 - 主分类号： H01L27/108 文献下载
摘要：一形态中的半导体存储装置具有多条字线、多条位线、及多个第1半导体晶体管。多条字线沿着第1方向。多条位线沿着不同于所述第1方向的第2方向，且具有第1、第2、及第3面。第1面朝着与所述第1、第2方向都不同的第3方向。第2面朝着与所述第2、第3方向都不同的第4方向。第3面配置在所述第2面的相反侧。多个第1半导体晶体管具有连接于所述多条字线中的任一条字线的栅极、及连接于所述多条位线中的任一条位线的所述第1面、及所述第2或第3面的沟道。
半导体存储装置

[发明专利]半导体装置及半导体存储装置-CN201911370833.6在审
发明人：服部繁樹;上田知正;池田圭司 -专利权人：铠侠股份有限公司
申请日： 2019-12-26 - 公布日： 2020-12-01 - 主分类号： H01L29/786 文献下载
摘要：本申请案涉及一种半导体装置及半导体存储装置。根据一实施方式，半导体存储装置具备：氧化物半导体层，包含铟(In)、铝(Al)、及锌(Zn)，且铝相对于铟、铝、及锌的总和的原子比为8％以上23％以下；栅极电极；及栅极绝缘层，设置在氧化物半导体层与栅极电极之间。
半导体装置存储

[发明专利]半导体存储器-CN201911372835.9在审
发明人：田中千加;池田圭司 -专利权人：铠侠股份有限公司
申请日： 2019-12-27 - 公布日： 2020-09-29 - 主分类号： G11C16/04 文献下载
摘要：根据一个实施方式，半导体存储器具备：第1位线；第2位线；源线；第1存储单元，其电连接于所述第1位线与所述源线之间，包括第1晶体管和第1电容器；第2存储单元，其电连接于所述第2位线与所述源线之间，包括第2晶体管和第2电容器；第3晶体管，其电连接于所述源线；以及感测放大电路，其包括电连接于所述第1位线的第1节点和电连接于所述第2位线的第2节点。
半导体存储器

[发明专利]场效应晶体管-CN201110361360.0无效
发明人： 池田圭司;入沢寿史;沼田敏典;手塚勉 -专利权人：株式会社东芝
申请日： 2011-11-15 - 公布日： 2012-09-26 - 主分类号： H01L29/78 文献下载
摘要：根据实施例的场效应晶体管包括：半导体层；在半导体层中相互以一定距离形成的源极区和漏极区；在半导体层的一部分上形成的栅绝缘膜，该部分位于源极区和漏极区之间；在栅绝缘膜上形成的栅电极；和在栅电极的至少一个侧面上形成的栅侧壁，所述侧面位于源极区侧和漏极区侧，所述栅侧壁由高介电材料制成。源极区和漏极区与栅电极的相应侧面分开设置。
场效应晶体管

[发明专利]半导体装置的制造方法-CN200980160071.5有效
发明人： 池田圭司 -专利权人：株式会社东芝
申请日： 2009-06-26 - 公布日： 2012-05-16 - 主分类号： H01L21/336 文献下载
摘要：本发明提供半导体装置的制造方法，具体是把成为源漏扩展区的金属半导体化合物层的成长加以控制，具有高的电流驱动力及短沟道效应耐性的MISEFET的半导体装置的制造方法。具备MISFET的半导体装置的制造方法，其特征在于，在半导体基板上形成栅绝缘膜、在栅绝缘膜上形成栅电极、对栅电极的各个侧面从外侧向内侧的方向通过倾斜离子注入，在上述半导体基板中注入5.0e14atoms/cm2以上1.5e15atoms/cm2以下的氮，在栅电极两侧的上述半导体基板上沉积含镍的金属膜，进行使金属膜与半导体基板反应而形成金属半导体化合物层的第1热处理。
半导体装置制造方法

[发明专利]半导体器件及其制造方法-CN200980159391.9有效
发明人： 池田圭司;手塚勉;守山佳彦 -专利权人：株式会社东芝
申请日： 2009-09-16 - 公布日： 2012-05-02 - 主分类号： H01L21/336 文献下载
摘要：本发明的实施方式提供一种半导体器件及其制造方法。在MOS型半导体器件的制造方法中，在作为Si层的一部分且被源极/漏极区域夹着的沟道区域上隔着栅极绝缘膜形成栅极电极，之后至少在源极/漏极区域上生长以Ge为主成分的膜，接着通过使以Ge为主成分的膜与金属进行反应，形成深度方向的接合位置与以Ge为主成分的膜的生长界面相同的金属间化合物膜。
半导体器件及其制造方法

1
2
下一页»
尾页
共 17 条