[发明专利]一种基于GaN基凹槽MIS结构的SRAM芯片在审
| 申请号： | 202310581183.X | 申请日： | 2023-05-22 |
| 公开（公告）号： | CN116867261A | 公开（公告）日： | 2023-10-10 |
| 发明（设计）人： | 侯斌;杨凌;王博麟;牛雪锐;马晓华;张濛;武玫;芦浩;郝跃 | 申请（专利权）人： | 西安电子科技大学 |
| 主分类号： | H10B10/00 | 分类号： | H10B10/00;H01L29/20;H01L29/423;H01L29/49;H01L29/10 |
| 代理公司： | 西安嘉思特知识产权代理事务所(普通合伙) 61230 | 代理人： | 王海栋 |
| 地址： | 710071*** | 国省代码： | 陕西;61 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 本发明公开了一种基于GaN基凹槽MIS结构的SRAM芯片，包括：第一反相器包括晶体管P1和N1；P1和N1的栅极相连形成第一反相器的输入端，漏极相连形成第一反相器的输出端；第二反相器包括晶体管P2和N2；P2和N2的栅极相连形成第二反相器的输入端，漏极相连形成第二反相器的输出端；第一控制读写晶体管的栅极连接字线，源极连接第一位线，漏极连接第一反相器的输出端以及第二反相器的输入端；第二控制读写晶体管的栅极连接字线，源极连接第二位线，源极连接第二反相器的输出端以及第一反相器的输入端；P1和P2均为P沟道增强型异质结晶体管；其余晶体管均为N沟道增强型异质结晶体管。 | ||
| 搜索关键词： | 一种 基于 gan 凹槽 mis 结构 sram 芯片 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安电子科技大学，未经西安电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202310581183.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种SRAM器件及其制作方法-202310957862.2
- 陈兴 - 合肥晶合集成电路股份有限公司
- 2023-07-28 - 2023-10-27 - H10B10/00
- 本申请提供了一种SRAM器件及其制作方法，涉及半导体技术领域。该SRAM器件包括负载晶体管、传输晶体管以及驱动晶体管，首先提供一衬底，接着基于衬底定义负载晶体管、传输晶体管以及驱动晶体管的有源区并形成浅槽隔离，再基于负载晶体管的有源区表面进行氧离子注入，以减小负载晶体管的顶角圆滑程度，并增加负载晶体管的有源区上方的氧化层厚度，之后对负载晶体管、传输晶体管以及驱动晶体管的有源区进行沟道掺杂，接着对负载晶体管、传输晶体管以及驱动晶体管的表面进行处理，并露出有源区，最后基于负载晶体管、传输晶体管以及驱动晶体管的有源区制作栅电极。本申请提供的SRAM器件及其制作方法能够提升SRAM器件的写入噪声容限。
- 半导体器件及其形成方法-201910465379.6
- 金吉松 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2019-05-30 - 2023-10-24 - H10B10/00
- 一种半导体器件及其形成方法，方法包括：在半导体衬底上形成初始待切割鳍，初始待切割鳍部分延伸至鳍切割区上；在半导体衬底上形成横跨初始待切割鳍的栅极结构，鳍切割区和第一插塞切割区均位于栅极结构的侧部；在半导体衬底和初始待切割鳍上形成覆盖栅极结构侧壁的介质层；刻蚀去除第一插塞切割区上的介质层和鳍切割区上的初始待切割鳍，形成切割开口，且使初始待切割鳍形成位于切割开口侧部的切割鳍；在切割开口中形成切割结构；在栅极结构侧部的介质层中形成第一插塞结构，切割结构在切割鳍的宽度方向上切割第一插塞结构。所述半导体器件的性能得到提高。
- 半导体存储装置的有源电阻器阵列-202211444569.8
- 朴安洙;金雅兰 - 三星电子株式会社
- 2022-11-18 - 2023-10-20 - H10B10/00
- 提供了一种半导体存储装置的有源电阻器阵列，所述有源电阻器阵列包括：第一有源电阻器，在第一有源电阻器区中；第二有源电阻器，在第一有源电阻器区中并且与第一有源电阻器平行布置，隔离元件层置于第一有源电阻器与第二有源电阻器之间；第三有源电阻器，形成在第二有源电阻器区中；第一选择晶体管，形成在第一选择晶体管区中并且连接到第二有源电阻器；以及第二选择晶体管，形成在第二选择晶体管区中并且连接到第三有源电阻器。第一选择晶体管和第二选择晶体管连接到同一栅极层。第一选择晶体管和第二选择晶体管的栅极层位于隔离元件层上。由于示例实施例可以帮助确保布局图案的均匀性，因此由于工艺变化的减少而可以改善有源电阻的分布。
- 集成互补场效应晶体管的结构及SRAM位单元-202010082453.9
- 兰迪·W·曼;毕尔·C·保罗;朱利安·弗罗吉尔;谢瑞龙 - 格芯(美国)集成电路科技有限公司
- 2020-02-07 - 2023-10-20 - H10B10/00
- 本发明涉及集成互补场效应晶体管的结构及SRAM位单元，揭示包括互补场效应晶体管的结构及静态随机访问存储器位单元以及形成此类结构及位单元的方法。第一互补场效应晶体管具有第一储存纳米片晶体管、堆叠于第一储存纳米片晶体管上方的第二储存纳米片晶体管、以及由第一储存纳米片晶体管与第二储存纳米片晶体管共用的第一栅极电极。第二互补场效应晶体管具有第三储存纳米片晶体管、堆叠于第三储存纳米片晶体管上方的第四储存纳米片晶体管、以及由第三储存纳米片晶体管与第四储存纳米片晶体管共用的第二栅极电极。第一栅极电极与第二栅极电极沿纵轴以间隔布置设置。SRAM位单元的所有栅极电极可以1CPP(接触多晶硅间距)布局设置。
- 存储器结构-202320948234.3
- 杨智铨;张朝渊;林士豪;包家豪;张峰铭;洪连嵘;王屏薇 - 台湾积体电路制造股份有限公司
- 2023-04-25 - 2023-10-20 - H10B10/00
- 本公开提出一种存储器结构。存储器单元阵列包括存储器单元和在第一方向上延伸的第一N型井。存储器结构还包括形成在存储器结构的外围区中的第二N型井。第二N型井在第二方向上延伸，并且与第一N型井的一个接触。存储器结构还包括形成在第二N型井中的拾取区。拾取区电性耦合至第一N型井的一个。
- 一种基于GaN基凹槽MIS结构的SRAM芯片-202310581183.X
- 侯斌;杨凌;王博麟;牛雪锐;马晓华;张濛;武玫;芦浩;郝跃 - 西安电子科技大学
- 2023-05-22 - 2023-10-10 - H10B10/00
- 本发明公开了一种基于GaN基凹槽MIS结构的SRAM芯片，包括：第一反相器包括晶体管P1和N1；P1和N1的栅极相连形成第一反相器的输入端，漏极相连形成第一反相器的输出端；第二反相器包括晶体管P2和N2；P2和N2的栅极相连形成第二反相器的输入端，漏极相连形成第二反相器的输出端；第一控制读写晶体管的栅极连接字线，源极连接第一位线，漏极连接第一反相器的输出端以及第二反相器的输入端；第二控制读写晶体管的栅极连接字线，源极连接第二位线，源极连接第二反相器的输出端以及第一反相器的输入端；P1和P2均为P沟道增强型异质结晶体管；其余晶体管均为N沟道增强型异质结晶体管。
- 形成半导体器件的方法-201910570722.3
- I·瑞姆;R·马杜罗维 - 半导体元件工业有限责任公司
- 2019-06-28 - 2023-10-03 - H10B10/00
- 本发明题为“形成半导体器件的方法”。在一个实施方案中，形成半导体器件的方法可包括使晶体管的栅极导体延伸以覆盖其中形成了所述晶体管的阱区的边界。所述栅极导体可延伸以与形成在所述阱区外部的第二晶体管的栅极导体进行电接触。可施加接触导体以电接触和物理接触所述第一栅极导体和所述第二栅极导体并且还覆盖所述阱区的所述边界。
- 3D逻辑和存储器的配电网络-201980055054.9
- 拉尔斯·利布曼;安东·德维利耶;杰弗里·史密斯;坎达巴拉·塔皮利 - 东京毅力科创株式会社
- 2019-09-04 - 2023-09-19 - H10B10/00
- 提供了一种半导体器件。该半导体器件包括晶体管堆叠，该晶体管堆叠具有堆叠在衬底上方的多个晶体管对。该多个晶体管对中的每个晶体管对包括堆叠在彼此上方的n型晶体管和p型晶体管。该多个晶体管对具有：堆叠在该衬底上方并电耦合到该多个晶体管对的栅极结构的多个栅极电极、以及堆叠在该衬底上方并且电耦合到该多个晶体管对的源极区域和漏极区域的多个源极/漏极(S/D)局部互连。该半导体器件进一步包括在该衬底上方形成的一个或多个导电平面。该一个或多个导电平面被定位成与该晶体管堆叠相邻、跨越该晶体管堆叠的高度并且电耦合到该晶体管堆叠。
- 一种提升SRAM比特率的方法-202310889953.7
- 王寅 - 上海华力集成电路制造有限公司
- 2023-07-19 - 2023-09-12 - H10B10/00
- 本发明提供一种提升SRAM比特率的方法，提供半导体结构，半导体结构设有传输门器件区域；传输门器件区域设有硅凸起；硅凸起上设有横跨在硅凸起上的伪栅极；去除伪栅极；在传输门器件区域的硅凸起上形成一层包裹硅凸起的SiGe层；在半导体结构上沉积层间介质层和HK介质层；在半导体结构上形成功函数金属层。本发明在SRAM器件中，在传输门的硅凸起结构上形成SiGe层以包裹，或者在SRAM中的纳米线外包裹一层SiGe层，通过压缩应力减小传输门的迁移率，从而增加比特率和静态噪声边限。
- 一种半导体集成器件及其制作方法-202310760445.9
- 陈兴;黄普嵩 - 合肥晶合集成电路股份有限公司
- 2023-06-27 - 2023-09-12 - H10B10/00
- 本发明公开了一种半导体集成器件及其制作方法，属于半导体技术领域。所述半导体集成器件包括：衬底，且所述衬底上设置有驱动晶体管、负载晶体管和传输晶体管；凹部，设置在所述衬底中，且所述凹部位于所述驱动晶体管和所述负载晶体管的有源区所在的所述衬底中；第一外延层，设置在所述凹部中；以及第二外延层，设置在所述凹部中，所述第二外延层位于所述第一外延层上，且所述第一外延层的晶格常数大于所述第二外延层的晶格常数。通过本发明提供的一种半导体集成器件及其制作方法，可提高半导体集成器件的性能和稳定性。
- 具有减小的占用面积的SRAM存储器架构-202180050863.8
- K·K·奥鲁甘蒂;S·古拉姆;V·B·R·萨穆;P·J·科德利佩特;D·辛格;C·德塞;S·沙玛;A·斯里坎特;Y·高 - 高通股份有限公司
- 2021-07-09 - 2023-09-08 - H10B10/00
- IC包括第一存储器块、第二存储器块以及在第一存储器块与第二存储器块之间的第一存储器边界单元。第一存储器边界单元包括在该单元的第一侧上的、到第一存储器块的第一存储器核端盖。第一存储器边界单元还包括在该单元的第二侧上的、到第二存储器块的第二存储器核端盖。第二侧与第一侧相对。第一存储器边界单元还包括在第一存储器核端盖与第二存储器核端盖之间的存储器间隙部分。存储器间隙部分在第一存储器核端盖与第二存储器核端盖之间提供间隙。
- 半导体装置及其制作方法-202310677390.5
- 陈兴;黄普嵩 - 合肥晶合集成电路股份有限公司
- 2023-06-09 - 2023-09-08 - H10B10/00
- 本发明提供一种半导体装置及其制作方法。所述制作方法中，先形成条状多晶硅，得到PMOS晶体管和NMOS晶体管的栅极，对NMOS晶体管的栅极的n型离子注入在形成栅极侧墙后进行，以避免形成条状多晶硅并对刻蚀后的多晶硅层表面进行氧化处理的热过程、LDD注入后退火的热过程以及形成栅极侧墙的热过程对NMOS晶体管的栅极内的掺杂离子的影响，降低由于掺杂离子扩散到PMOS晶体管一侧而引起半导体装置性能下降的风险。所述半导体装置采用上述半导体装置的制作方法形成，其中由于离子扩散而导致PMOS晶体管和NMOS晶体管阈值电压发生变化的风险较低，可以提升所述半导体装置的性能。
- 静态随机存取存储器单元的制备方法-202310699227.9
- 张纪稳;黄普嵩;秋珉完;孙得娟 - 合肥晶合集成电路股份有限公司
- 2023-06-14 - 2023-09-08 - H10B10/00
- 本发明提供了一种静态随机存取存储器单元的制备方法，包括：提供衬底，衬底包括第一有源区、第二有源区及第三有源区，且第一有源区、第二有源区及第三有源区上均形成有栅极多晶硅层；形成应力层顺形地覆盖衬底及栅极多晶硅层；减小应力层给第三有源区施加的应力；形成第一图形化的光刻胶层覆盖第三有源区，执行第一干法刻蚀工艺形成第一侧墙和第二侧墙；去除第一图形化的光刻胶层；以及，形成第二图形化的光刻胶层覆盖第一有源区及第二有源区，执行第二干法刻蚀工艺形成第三侧墙，以及在第三有源区中形成第三源区和第三漏区。本发明能够节省工序，且利于提高静态随机存取存储器单元的读写能力。
- 存储装置、半导体装置、电子构件以及电子装置-201880006056.4
- 前田修平;长塚修平;大贯达也;加藤清 - 株式会社半导体能源研究所
- 2018-01-09 - 2023-09-05 - H10B10/00
- 减少具有备份功能的存储单元的面积。存储装置包括单元阵列、用来驱动单元阵列的行电路及列电路。单元阵列包括第一电源线、第二电源线、字线、位线对、存储单元及备份电路。单元阵列设置在能够进行电源门控的电源定域中。在单元阵列的电源门控序列中，存储单元的数据备份在备份电路中。备份电路层叠在存储单元的形成区域上。备份电路与存储单元之间设置有多个布线层。第一电源线、第二电源线、字线及位线对设置在彼此不同的布线层中。
- 半导体器件及制造其的方法-201810952305.0
- 郑洛教;梁雪云;赵龙来;洪熙范 - 三星电子株式会社
- 2018-08-21 - 2023-09-05 - H10B10/00
- 一种半导体器件包括：基板，包括第一区域和第二区域；在第一区域上的存储晶体管；第一互连层，在存储晶体管上并包括第一互连线；以及第二互连层，在第一互连层上并包括第二互连线。第一区域上的第二互连线包括第一线和第二线，第一线沿第一方向延伸并沿第一方向与第二区域间隔开第一距离，第二线沿第一方向延伸、沿交叉第一方向的第二方向与第一线间隔开并具有比第一线的宽度小的宽度。第一线包括沿第三方向朝向基板延伸的突起。突起沿第一方向与第二区域间隔开大于第一距离的第二距离。
- 避免电路短路的改良多晶硅虚置技术-202011146335.6
- 洪庆文;黄志森;邹世芳;陈意维;郑永丰;黄莉萍;黄俊宪;黄家纬;郭有策 - 联华电子股份有限公司
- 2015-11-23 - 2023-09-01 - H10B10/00
- 本发明公开一种避免电路短路的改良多晶硅虚置技术，其中本发明提供一种鳍状晶体管SRAM存储元件，以及制作上述元件的方法，可防止当部分金属接触件靠近相邻虚置边缘单元的虚置栅极时，电流在位单元的金属接触件之间通过虚置栅极所产生的短路现象。本发明一实施例，通过一经改良的栅极空槽图案，延伸邻近位单元的一或多个栅极空槽的长度，以在图案化栅极层的过程中，图案化并区段化靠近主动存储器单元的金属接触件的虚置栅极线。在另一实施例中，图案化栅极层的过程中，调整相邻主动存储器单元的一或多条虚置栅极之间的距离，使得位于虚置边缘单元内的虚置栅极远离主动存储器单元的金属接触件。
- 具有去耦电容的集成电路芯片及其制造方法-202110305307.2
- 鞠韶复;刘威 - 长江先进存储产业创新中心有限责任公司
- 2021-03-18 - 2023-08-29 - H10B10/00
- 本发明提供了一种具有去耦电容的集成电路芯片及其制造方法，基于多晶硅栅极和高k介质层来形成去耦电容，能够将去耦电容集成在标准CMOS工艺中，且相对原有的标准CMOS工艺只增加一个附加掩膜，工艺简单，制造成本低。另外，能通过对高k介质层的选材和厚度进行合理设计，进一步使得形成的去耦电容的电容密度和泄漏性能与MIM电容相似，并使得去耦电容的多晶硅耗尽可控，以满足28nm及以下技术节点的器件的更高性能要求。
- 半导体结构以及存储器-202310621354.7
- 侯闯明 - 长鑫存储技术有限公司
- 2023-05-26 - 2023-08-25 - H10B10/00
- 本公开实施例提供一种半导体结构以及存储器，半导体结构包括：沿第一方向排布的多个P型晶体管，每个P型晶体管包括沿第二方向间隔排布的第一掺杂区以及第二掺杂区；每个P型晶体管还包括沟道区，沟道区包括主体部、侧边部以及凸出部，侧边部至少位于主体部的第一侧，凸出部至少位于邻近第二掺杂区的部分主体部的第二侧；侧边部还位于第二掺杂区的第一侧，且与第二掺杂区相邻接，凸出部至少还位于邻近主体部的部分第二掺杂区的第二侧且与部分第二掺杂区相邻接；沿第一方向排布的多个P型晶体管中，沿第一方向上，任意相邻的两个P型晶体管之间的间距处处相等，且均为预设间距。本公开实施例至少有利于提升半导体结构的性能。
- 一种纵向堆叠的垂直沟道SRAM集成电路结构-202310686179.X
- 廖永波;徐丰和;李平;宋健强;万旭;袁丕根;牛耀都 - 电子科技大学
- 2023-06-12 - 2023-08-22 - H10B10/00
- 本发明公开了一种纵向堆叠的垂直沟道SRAM集成电路结构，涉及微电子技术和集成电路(IC)领域。本发明中的纵向堆叠结构将NMOS与PMOS在垂直方向上堆叠，在器件之间有SiO2隔离，将四个纵向堆叠结构通过层层互联构成了一种高集成度6管SRAM基本单元。该堆叠结构同时采用了栅极对准的方式，栅极区域仅包裹沟道区或沟道区及与其相邻的轻掺杂漂移区。通过将SRAM基本单元在纵向进行堆叠，能够显著提高SRAM集成度，节约芯片面积。
- 半导体器件鳍体的形成方法-202011117903.X
- 李勇 - 上海华力集成电路制造有限公司
- 2020-10-19 - 2023-08-15 - H10B10/00
- 本发明涉及半导体器件鳍体的形成方法，涉及半导体集成电路制造技术，在形成第二侧墙后，通过一道刻蚀工艺去除裸露的至少部分第一刻蚀停止层和第二刻蚀停止层，以使后续形成的鳍体间的沟槽为包括浅沟槽和深沟槽的双沟槽结构，其中深沟槽的隔离效果更好，因此可增加半导体器件的隔离性能，且工艺简单。
- 一种高集成度SRAM-202011246004.X
- 廖永波;冯轲;李平;李垚森;聂瑞宏;唐瑞枫;林凡 - 电子科技大学
- 2020-11-10 - 2023-08-11 - H10B10/00
- 本专利提出一种高集成度纳米墙结构SRAM及实现方法，相比传统在FINFET和GAA中的MOSFET而言，本专利中的MOSFET的栅极不必全包围沟道区，因此，集成密度大大提高；通过NMOS管占用1面侧墙，PMOS管占用3面侧墙来实现P管的宽长比为N管的宽长比的3倍，极大的减小了芯片面积；在同一面纳米墙上可以制做大量MOSFET，MOSFET间由绝缘体隔离，形成类似门海结构；由上述MOSFET构成六管单元SRAM，可大大提高集成度。
- 存储器装置及其形成方法-202310237492.5
- 高韵峯;姜慧如 - 台湾积体电路制造股份有限公司
- 2023-03-13 - 2023-08-08 - H10B10/00
- 本公开各种实施例针对一种包括存储器单元的存储器装置。存储器单元包括设置在基板上的多个半导体装置。下金属间介电(IMD)结构在半导体装置上方。多个导电通孔和多个导线设置在下IMD结构内并且电性耦接至半导体装置。数据备份单元在多个导电通孔和导线上方。数据备份单元包括第一源极/漏极结构、第二源极/漏极结构、通道层、第一存储器栅极结构和第二存储器栅极结构。第一和第二存储器栅极结构包括在铁电层上方的上栅极电极。第一和第二源极/漏极结构通过导电通孔和导线直接电性耦接至半导体装置。
- 半导体器件-201910603163.1
- 郑舜文;河大元;金成玟;金孝珍;赵槿汇 - 三星电子株式会社
- 2019-07-05 - 2023-08-08 - H10B10/00
- 一种半导体器件包括在衬底的逻辑单元区域的PMOSFET部分上的第一有源图案、在逻辑单元区域的NMOSFET部分上的第二有源图案、在衬底的存储单元区域上的第三有源图案、在第三有源图案之间的第四有源图案、以及填充多个第一沟槽和多个第二沟槽的器件隔离层。每个第一沟槽插置在第一有源图案之间和第二有源图案之间。每个第二沟槽插置在第四有源图案之间以及在第三有源图案与第四有源图案之间。第三有源图案和第四有源图案的每个包括彼此垂直间隔开的第一半导体图案和第二半导体图案。第二沟槽的深度大于第一沟槽的深度。
- 改善NMOS、PMOS栅极高度差的方法-202310395170.3
- 彭冠乔 - 上海华力集成电路制造有限公司
- 2023-04-13 - 2023-08-04 - H10B10/00
- 本发明提供一种改善NMOS、PMOS栅极高度差的方法，提供衬底，衬底上至少包括PMOS区域和NMOS区域，PMOS区域和NMOS区域上均形成有栅极叠层以及位于栅极叠层侧壁上的侧墙；栅极叠层由自下而上依次堆叠的伪栅多晶硅层、栅极氮化层、栅极氧化层组成，栅极氮化层和栅极氧化层的厚度分别为第一、二设置值；根据栅极氮化层和栅极氧化层的厚度，在衬底上形成覆盖栅极叠层的光阻层；回刻蚀光阻层及其下方的栅极氧化层、栅极氮化层、侧墙至伪栅多晶硅层裸露，使得保留在PMOS区域以及NMOS区域上的侧墙的高度差符合目标范围。本发明改善PMOS区域的金属栅高度，在后续N/PMOS上金属栅极上的接触孔结构差异变小，获得良率提升，不会因PMOS区域的金属栅高度过低造成额外良率损失。
- SRAM及其制作方法-202310631127.2
- 陈兴;黄普嵩 - 合肥晶合集成电路股份有限公司
- 2023-05-31 - 2023-08-04 - H10B10/00
- 本申请提供了一种SRAM及其制作方法，该SRAM中，有源区包括沿第一方向间隔排列的第一区域、第二区域、第三区域以及第四区域；SRAM单元沿第二方向在有源区上排列，相邻两个SRAM单元沿第一方向镜像对称，第一方向垂直于第二方向；第一下拉管和第一控制开关沿第二方向在第一区域中排列，第二下拉管和第二控制开关沿第二方向在第四区域中排列；相邻两个第一控制开关（或第二控制开关）的栅极之间的距离为第一距离，SRAM单元中，第一控制开关（或第二控制开关）与第一下拉管（或第二下拉管）的栅极之间的距离为第二距离，第二距离大于第一距离。本申请在不改变现有工艺的情况下，提升了SRAM读写噪声容限。
- SRAM器件及其形成方法-202210065863.1
- 王楠 - 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2022-01-20 - 2023-07-28 - H10B10/00
- 一种SRAM器件及其形成方法，形成方法包括：提供衬底，衬底上形成有第一鳍部材料层，衬底包括多个存储单元区，存储单元区包括相邻接且中心对称的第一子单元区和第二子单元区，第一子单元区和第二子单元区均包括沿第一方向相邻的第一区域和第二区域，第一区域为上拉晶体管区，第二区域包括沿第二方向相邻的下拉晶体管区和传输门晶体管区；在第二区域中，在部分位置处的第一鳍部材料层内形成第一沟槽；在第一沟槽中形成第二鳍部材料层，第二鳍部材料层与第一鳍部材料层的材料不同；图形化第一鳍部材料层和第二鳍部材料层，形成凸立于衬底的多个鳍部，鳍部包括分别由第一鳍部材料层和第二鳍部材料层形成的有效鳍部。本发明使得SRAM器件具有更广泛的应用。
- 在FINFET SRAM阵列中减少鳍片宽度以减轻低电压带位故障的方法-201810509581.X
- 张晓强;臧辉;R·R·坦卡勒克什米;兰迪·W·曼 - 格芯(美国)集成电路科技有限公司
- 2018-05-24 - 2023-07-28 - H10B10/00
- 本发明涉及在FINFET SRAM阵列中减少鳍片宽度以减轻低电压带位故障的方法，其中，一减少集成电路中的鳍片宽度的方法包括氧化鳍片阵列中的至少一鳍片的暴露部分导致至少一鳍片的暴露部分的宽度减少。在氧化期间，第一硬掩模可设置在鳍片阵列上面，除了至少一鳍片的暴露部分以外。第二硬掩模可选地设置于在第一硬掩模下面的鳍片阵列上面，且在至少一鳍片的暴露部分的氧化期间，覆盖至少一鳍片的暴露部分的一部分。氧化至少一鳍片的暴露部分可发生于在形成浅沟槽隔离(STI)于该鳍片阵列中的数对鳍片间前，在形成STI于该鳍片阵列的数对鳍片间后，及/或在取代金属栅极工艺期间于移除虚拟栅极后。
- 具不同驱动电流的环栅场效晶体管的集成电路结构及方法-201810789735.5
- 成敏圭;谢瑞龙;B·C·保罗 - 格芯(美国)集成电路科技有限公司
- 2018-07-18 - 2023-07-28 - H10B10/00
- 本发明涉及具不同驱动电流的环栅场效晶体管的集成电路结构及方法，于形成具不同驱动电流的场效晶体管(FET)的结构的方法中，堆叠形成于基板上。基板为第一半导体材料，且堆叠包括第二及第一半导体材料的交替层。填充牺牲材料的凹槽形成于堆叠的某些区域中。堆叠被图案化为鳍片，且执行环栅FET工艺。环栅FET工艺包括移除牺牲栅极以形成环栅FET的栅极开口及从栅极开口移除第二半导体材料和任何牺牲材料(如果存在)，使得在各栅极开口中保留源/漏区域间横向延伸的纳米形貌。牺牲材料被移除的环栅FET的栅极开口将具少于其他栅极开口的纳米形貌。因此于结构中，一些环栅FET将具有更少的沟道区域，而具有较其他更低的驱动电流。
- 包括场隔离层的集成电路器件及其制造方法-201910903777.1
- 郑元哲;赵学柱 - 三星电子株式会社
- 2019-09-24 - 2023-07-25 - H10B10/00
- 本发明公开一种集成电路器件，该集成电路器件包括静态随机存取存储器(SRAM)阵列，该SRAM阵列包括：第一至第四有源鳍，沿第一方向彼此平行地延伸；第一栅极线，与第二至第四有源鳍重叠；第二栅极线，在第一方向上与第一栅极线间隔开并与第一至第三有源鳍重叠；第三栅极线，在第一方向上与第一栅极线间隔开并与第四有源鳍重叠；第四栅极线，在第一方向上与第二栅极线间隔开并与第一有源鳍重叠；第一场隔离层，接触第二有源鳍的一端；以及第二场隔离层，接触第三有源鳍的一端。第一至第四栅极线沿与第一方向交叉的第二方向延伸。
- 专利分类
