“B·C·保罗”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果9个，建议您升级VIP下载更多相关专利

[发明专利]具有局部参考单元的电阻式存储器阵列-CN202310182129.8在审
发明人： C·R·丁尼帕提;R·拉加万;B·C·保罗 -专利权人：格芯（美国）集成电路科技有限公司
申请日： 2023-02-28 - 公布日： 2023-10-17 - 主分类号： G11C13/00 文献下载
摘要：本申请涉及具有局部参考单元的电阻式存储器阵列，提供一种结构，包括由多个非易失性存储器单元构成的阵列、连接到所述多个非易失存储器单元的多个字线和多个位线、连接到所述多个非易失性存储器单元的多个感测放大器以及连接到所述多个感测放大器的多个参考单元。所述多个参考单元中的每一个具有晶体管，所述晶体管连接可变电阻器、所述多个字线中的一个、与所述多个位线分离的参考位线与所述多个感测放大器。
具有局部参考单元电阻存储器阵列

[发明专利]形成晶体管装置的栅极接触结构、交叉耦合接触结构的方法-CN201811244166.2有效
发明人：谢瑞龙;禹永倬;丹尼尔·恰尼莫盖姆;B·C·保罗;拉尔斯·W·赖柏曼;H·涅博热夫斯基;朱雪莲;孙磊;臧辉 -专利权人：格芯(美国)集成电路科技有限公司
申请日： 2018-10-24 - 公布日： 2023-08-22 - 主分类号： H01L21/8234 文献下载
摘要：本发明涉及形成晶体管装置的栅极接触结构、交叉耦合接触结构的方法，所揭示的一示范方法主要包括：选择性地形成栅极至源极/漏极(GSD)接触开口及CB栅极接触开口于至少一层绝缘材料中以及在相应开口中形成初始栅极至源极/漏极(GSD)接触结构与初始CB栅极接触结构，其中，该GSD接触结构与该CB栅极接触结构中的各者的上表面位在第一层级，以及对该初始GSD接触结构及该初始CB栅极接触结构执行凹陷蚀刻制程以形成凹陷GSD接触结构与凹陷CB栅极接触结构，其中，这些凹陷接触结构中的各者的凹陷上表面位在低于该第一层级的第二层级。
形成晶体管装置栅极接触结构交叉耦合方法

[发明专利]具不同驱动电流的环栅场效晶体管的集成电路结构及方法-CN201810789735.5有效
发明人：成敏圭;谢瑞龙;B·C·保罗 -专利权人：格芯(美国)集成电路科技有限公司
申请日： 2018-07-18 - 公布日： 2023-07-28 - 主分类号： H10B10/00 文献下载
摘要：本发明涉及具不同驱动电流的环栅场效晶体管的集成电路结构及方法，于形成具不同驱动电流的场效晶体管(FET)的结构的方法中，堆叠形成于基板上。基板为第一半导体材料，且堆叠包括第二及第一半导体材料的交替层。填充牺牲材料的凹槽形成于堆叠的某些区域中。堆叠被图案化为鳍片，且执行环栅FET工艺。环栅FET工艺包括移除牺牲栅极以形成环栅FET的栅极开口及从栅极开口移除第二半导体材料和任何牺牲材料(如果存在)，使得在各栅极开口中保留源/漏区域间横向延伸的纳米形貌。牺牲材料被移除的环栅FET的栅极开口将具少于其他栅极开口的纳米形貌。因此于结构中，一些环栅FET将具有更少的沟道区域，而具有较其他更低的驱动电流。
不同驱动电流环栅场效晶体管集成电路结构方法

[发明专利]形成栅极接触点的导电间隔物的方法以及所得装置-CN201810825723.3有效
发明人：谢瑞龙;拉尔斯·W·赖柏曼;B·C·保罗;丹尼尔·恰尼莫盖姆;尼格尔·G·凯夫 -专利权人：格芯(美国)集成电路科技有限公司
申请日： 2018-07-25 - 公布日： 2023-07-21 - 主分类号： H01L21/28 文献下载
摘要：本发明涉及形成栅极接触点的导电间隔物的方法以及所得装置，其中，一种方法包括在半导体衬底的第一区域上方形成第一栅极结构。邻近该第一栅极结构形成第一侧壁间隔物。凹入该第一栅极结构及该第一侧壁间隔物，以定义第一栅极接触空腔。在该第一栅极接触空腔中形成第二侧壁间隔物。在该第一栅极接触空腔中形成第一导电栅极接触点。移除该第二侧壁间隔物，以定义第一间隔物空腔。在该第一间隔物空腔中形成导电材料，以形成接触该第一导电栅极接触点的第一导电间隔物。
形成栅极接触导电间隔方法以及所得装置

[发明专利]基于互补型场效晶体管的电路-CN201811503786.3有效
发明人： B·C·保罗;谢瑞龙;帕尼特·哈瑞汉德拉·苏瓦纳 -专利权人：格芯(美国)集成电路科技有限公司
申请日： 2018-12-10 - 公布日： 2023-06-20 - 主分类号： H01L27/092 文献下载
摘要：本发明涉及基于互补型场效晶体管的电路，提供包括多个纳米片场效晶体管的结构和电路以及此类结构和电路的形成方法。互补式场效晶体管包括具有源极/漏极区的第一纳米片晶体管及具有源极/漏极区的第二纳米片晶体管，第二纳米片晶体管的源极/漏极区堆叠在第一纳米片晶体管的源极/漏极区上方。接触部垂直延展以连接互补式场效晶体管的第一纳米片晶体管的源极/漏极区及互补式场效晶体管的第二纳米片晶体管的源极/漏极区。
基于互补型场效晶体管电路

[发明专利]内嵌有非易失性晶体管的静态随机存取存储器（SRAM）基元-CN202111458085.4在审
发明人： A·R·贾斯瓦尔;B·C·保罗;S·R·索斯 -专利权人：格芯（美国）集成电路科技有限公司
申请日： 2021-12-02 - 公布日： 2022-06-10 - 主分类号： G11C11/412 文献下载
摘要：本发明涉及内嵌有非易失性晶体管的静态随机存取存储器(SRAM)基元。本公开涉及一种结构，该结构包括：锁存电路；第一非易失性场效应晶体管(FET)，其连接到锁存电路的第一侧和位线；以及第二非易失性场效应晶体管(FET)，其连接到锁存电路的第二侧和互补位线。
内嵌有非易失性晶体管静态随机存取存储器 sram

[发明专利]非易失性静态随机访问存储器-CN202110868453.6在审
发明人： B·C·保罗;S·R·索斯 -专利权人：格芯（美国）集成电路科技有限公司
申请日： 2021-07-30 - 公布日： 2022-03-01 - 主分类号： G11C16/04 文献下载
摘要：本发明涉及非易失性静态随机访问存储器，揭示一种非易失性静态随机访问存储器(NV‑SRAM)单元的实施例。该NV‑SRAM单元包括静态随机访问存储器(SRAM)电路(例如，传统的高性能、高可靠性SRAM电路)。然而，为了在仍保留与SRAM电路操作相关联的优点的同时避免易失性，该NV‑SRAM单元还包括一对NVM电路。这些NVM电路在断电之前撷取储存于该SRAM电路的数据节点上的数据值，并在通电时将这些数据值重写回该SRAM电路的数据节点上。本发明还揭示一种操作存储器阵列中的选定NV‑SRAM单元的方法的实施例。
非易失性静态随机访问存储器

[发明专利]存储器器件的参考生成的按行跟踪-CN202110911807.0在审
发明人： A·R·杰斯瓦尔;B·C·保罗 -专利权人：格芯（美国）集成电路科技有限公司
申请日： 2021-08-10 - 公布日： 2022-02-22 - 主分类号： G11C16/26 文献下载
摘要：本发明涉及存储器器件的参考生成的按行跟踪。本公开涉及一种结构，该结构包括多个磁随机存取存储器(MRAM)位基元，位基元包括第一电路和第二电路，第二电路被连接到与第一电路相同的字线，使得第二电路被配置为并联串联连接以生成用于感测的参考电阻值。
存储器器件参考生成跟踪

[发明专利]用于垂直FET SRAM及逻辑单元微缩的金属层布线层级-CN201711182012.0有效
发明人： S·本利;B·C·保罗 -专利权人：格芯(美国)集成电路科技有限公司
申请日： 2017-11-23 - 公布日： 2021-10-01 - 主分类号： H01L27/11 文献下载
摘要：本发明涉及用于垂直FET SRAM及逻辑单元微缩的金属层布线层级，提供形成具有与一个晶体管对的栅极以及另一个晶体管对的底部S/D连接的鳍片下层级金属布线层的VFET SRAM或逻辑装置的方法以及所得装置。实施例包括形成于衬底上的鳍片对；围绕该鳍片在该衬底上图案化的底部S/D层；形成于该衬底上方的共形衬里层；形成于衬里层上方的ILD；金属布线层，形成于该些鳍片对之间、该第一对之间的该衬里层上以及至少该第二对之间的该底部S/D层上，上表面形成于该主动鳍片部下方；围绕该第一对的各鳍片形成于介电间隙壁上的GAA；以及分别邻近该GAA或穿过该GAA形成于该金属布线层上的底部S/D接触xc(交叉耦接)或专门xc。
用于垂直 fet sram 逻辑单元微缩金属布线层级

1
共 9 条