“金吉松”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果160个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件及其形成方法-CN201910156241.8有效
发明人： 金吉松 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2019-03-01 - 公布日： 2023-10-27 - 主分类号： H01L21/311 文献下载
摘要：一种半导体器件及其形成方法，其中，形成方法包括：提供待刻蚀层，所述待刻蚀层包括若干相互分立的第一区，若干相互分立的所述第一区沿第一方向排布；在所述待刻蚀层的第一区内形成分割目标槽；在所述分割目标槽内形成分割结构，所述分割结构材料的介电常数大于待刻蚀层材料的介电常数；在所述待刻蚀层的第一区内形成第一目标槽，所述第一目标槽在第二方向上被分割结构切断，且所述第二方向与第一方向垂直。所形成的半导体器件的性能较好。
半导体器件及其形成方法

[发明专利]半导体结构及其形成方法-CN202210366213.0在审
发明人： 金吉松 -专利权人：中芯国际集成电路制造（深圳）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2022-04-08 - 公布日： 2023-10-24 - 主分类号： H01L27/088 文献下载
摘要：一种半导体结构及其形成方法，方法包括：提供基底，包括相背的正面和背面，基底包括多个器件单元区，基底正面的器件单元区上形成有晶体管，晶体管包括位于基底正面的有源区、位于有源区上的栅极结构、位于栅极结构两侧的有源区内的源漏掺杂区、位于栅极结构侧部且覆盖源漏掺杂区的层间介质层以及位于层间介质层中的源漏互连层，源漏互连层与源漏掺杂区相接触；形成贯穿背面的相邻器件单元区之间基底的掩埋沟槽、以及贯穿掩埋沟槽下方的层间介质层的通孔，通孔暴露出源漏互连层；对掩埋沟槽和通孔进行填充，形成位于掩埋沟槽内的掩埋电源轨、以及位于通孔内的导电插塞，导电插塞与源漏互连层相接触。本发明提高工艺兼容性，优化半导体结构的性能。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法与工作方法-CN202180094562.5在审
发明人： 金吉松 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-05-19 - 公布日： 2023-10-24 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构及其形成方法与工作方法，其中半导体结构包括：衬底，所述衬底包括第一区，所述第一区包括沿第一方向排布的多个第一有源区以及位于相邻所述第一有源区之间的第一隔离区；位于所述衬底上的若干第一鳍部，若干所述第一鳍部与第一方向平行且沿第二方向排列，所述第二方向与所述第一方向垂直，所述第一鳍部横跨相邻所述第一有源区以及所述第一有源区之间的第一隔离区；位于所述第一隔离区上的多个第一栅极结构，所述第一栅极结构沿所述第二方向横跨所述第一鳍部；若干第一电互连结构，所述第一电互连结构与所述第一栅极结构电连接。本发明有利于在集成度高的半导体结构中实现相邻有源区之间的电隔离，有利于提高半导体结构的性能。
半导体结构及其形成方法工作

[发明专利]半导体器件及其形成方法-CN201910465379.6有效
发明人： 金吉松 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2019-05-30 - 公布日： 2023-10-24 - 主分类号： H10B10/00 文献下载
摘要：一种半导体器件及其形成方法，方法包括：在半导体衬底上形成初始待切割鳍，初始待切割鳍部分延伸至鳍切割区上；在半导体衬底上形成横跨初始待切割鳍的栅极结构，鳍切割区和第一插塞切割区均位于栅极结构的侧部；在半导体衬底和初始待切割鳍上形成覆盖栅极结构侧壁的介质层；刻蚀去除第一插塞切割区上的介质层和鳍切割区上的初始待切割鳍，形成切割开口，且使初始待切割鳍形成位于切割开口侧部的切割鳍；在切割开口中形成切割结构；在栅极结构侧部的介质层中形成第一插塞结构，切割结构在切割鳍的宽度方向上切割第一插塞结构。所述半导体器件的性能得到提高。
半导体器件及其形成方法

[发明专利]一种刻蚀图形的形成方法及半导体器件-CN201910114567.4有效
发明人： 金吉松 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2019-02-14 - 公布日： 2023-10-10 - 主分类号： H01L21/311 文献下载
摘要：本发明公开了一种刻蚀图形的形成方法，包括提供待刻蚀层，在待刻蚀层上形成第一刻蚀图形和介质层图形，第一刻蚀图形位于介质层图形与待刻蚀层之间，且第一刻蚀图形在待刻蚀层上的投影位于介质层图形在待刻蚀层上的投影区域内；在第一刻蚀图形的两侧分别形成第二刻蚀图形，第二刻蚀图形靠近第一刻蚀图形的侧壁与介质层图形的侧壁平齐。相比于现有技术中自对准三重图形形成时，先沉积薄膜层再刻蚀薄膜层和介质层的方式，本方法的刻蚀工艺更简单，且形成的自对准三重图形更均匀。本发明还公开了一种由该方法形成的性能更好的半导体器件。
一种刻蚀图形形成方法半导体器件

[发明专利]半导体结构及其形成方法-CN202210278460.5在审
发明人： 金吉松;朱占魁 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2022-03-21 - 公布日： 2023-10-03 - 主分类号： H10N97/00 文献下载
摘要：一种半导体结构及其形成方法，所述半导体结构包括：基底；第一介质层，位于所述基底上；沟槽，位于所述第一介质层中；导电层，位于所述沟槽的底部和侧壁上，所述导电层用于作为电阻结构；第二介质层，填充于形成有所述导电层的所述沟槽内。本发明实施例有利于提高所述电阻结构的等效导电截面积，有利于减小电阻结构占用的横向面积，进而有利于器件的小型化。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202210249910.8在审
发明人：陈卓凡;金吉松 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2022-03-14 - 公布日： 2023-09-22 - 主分类号： H10B12/00 文献下载
摘要：一种半导体结构及其形成方法，其中方法包括：形成位于所述第一器件区上的第一有源区和位于所述第二器件区上的第二有源区，所述第一有源区和所述第二有源区沿第一方向延伸，所述第一有源区包括第一功能区和第一共享区；在所述衬底上形成第一栅极和第二栅极，所述第一栅极和所述第二栅极平行于第二方向，所述第一方向和所述第二方向相互垂直，所述第一栅极位于所述第一器件区上，且位于部分所述第一有源区表面，所述第二栅极位于所述第二器件区上，且位于部分所述第二有源区表面，所述第二栅极还延伸至所述第一共享区表面，在器件层将第二栅极和所述第一有源区进行电联接，不占用所述器件层上层的介质层的空间，利于提高器件密度。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202210204929.0在审
发明人： 金吉松;张超 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2022-03-02 - 公布日： 2023-09-12 - 主分类号： H01L23/48 文献下载
摘要：一种半导体结构及其形成方法，半导体结构包括：基底；底部介电层，位于所述基底上；底部互连层，位于所述底部介电层中；顶部介电层，位于所述底部介电层和所述底部互连层上；导电插塞，位于所述底部互连层顶部上的顶部介电层中，所述导电插塞的底部与所述底部互连层直接接触，且所述导电插塞的侧壁与所述顶部介电层直接接触；顶部互连层，位于所述导电插塞上方的顶部介电层中且与所述导电插塞相接触；顶部黏附层，位于所述顶部互连层与所述顶部介电层之间。本发明实施例优化了半导体结构的电连接性能。
半导体结构及其形成方法

[发明专利]一种互连结构及其形成方法-CN201910116088.6有效
发明人： 金吉松 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2019-02-15 - 公布日： 2023-08-25 - 主分类号： H01L21/768 文献下载
摘要：本发明提供了一种互连结构的形成方法，包括以下步骤：提供衬底，在衬底上形成具有反填沟槽的辅助层；在反填沟槽内沉积反填材料；去除辅助层与反填材料接触的部分，形成薄膜沟槽；在薄膜沟槽的侧壁沉积薄膜层；移除反填材料，形成互连沟槽。本发明采用的互连结构的形成方法，方法简洁，且采用该方法制作出的互连结构，与金属线或半导体器件对准精度较高。另外，本发明还提供一种互连结构。与现有技术相比，本发明提供的互连结构，解决了现有技术中，半导体器件的尺寸越来越小时，互连结构中的通孔与金属线或半导体器件发生不对准的可能性会更大，而这种不对准的情况会导致短路、开口或其它问题。
一种互连结构及其形成方法

[发明专利]半导体器件及其形成方法-CN201910189265.3有效
发明人： 金吉松 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2019-03-13 - 公布日： 2023-08-18 - 主分类号： H01L21/336 文献下载
摘要：一种半导体器件及其形成方法，方法包括：提供半导体衬底，所述半导体衬底上具有若干第一类鳍部组和位于第一类鳍部组之间的第二类鳍部，第一类鳍部组包括第一类鳍部，第一类鳍部和第二类鳍部的排列方向垂直于第一类鳍部和第二类鳍部的延伸方向；刻蚀去除第二类鳍部，以形成位于第一类鳍部组之间的第一槽；刻蚀去除第二类鳍部后，在第一槽的侧壁形成保护层，且所述保护层覆盖第一类鳍部在第一类鳍部宽度方向上的侧壁；以所述保护层为掩膜刻蚀第一槽底部的半导体衬底，在第一槽底部的半导体衬底中形成第二槽。所述方法提高了半导体器件的性能。
半导体器件及其形成方法

[发明专利]半导体结构及其形成方法-CN201910356553.3有效
发明人： 金吉松 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2019-04-29 - 公布日： 2023-07-18 - 主分类号： H01L21/768 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底，基底上形成有伪栅结构，伪栅结构两侧的基底内形成有源漏掺杂层；在伪栅结构露出的基底上形成第一介质层，第一介质层露出伪栅结构的部分侧壁；至少在第一介质层所露出的伪栅结构侧壁上形成自对准停止层；形成自对准停止层后，在第一介质层上形成第二介质层，且第二介质层和第一介质层用于作为层间介质层；形成第二介质层后，将伪栅结构替换为栅极结构；刻蚀相邻栅极结构侧壁上的自对准停止层之间的层间介质层，形成露出源漏掺杂层顶部的接触孔；在接触孔内形成与源漏掺杂层电连接的接触孔插塞。本发明降低了形成自对准接触孔插塞的工艺难度、简化工艺流程。
半导体结构及其形成方法

[发明专利]半导体器件及其形成方法-CN201910155852.0有效
发明人： 金吉松;何超;庞军玲 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2019-03-01 - 公布日： 2023-07-18 - 主分类号： H01L21/311 文献下载
摘要：一种半导体器件及其形成方法，形成方法包括：待刻蚀层包括若干分立的第一区和第二区，第一区和第二区沿第一方向相间排布，相邻第一区和第二区邻接；在待刻蚀层上形成第一掩膜层；在第一区第一掩膜层中形成分立的第一槽；在相邻第一槽之间的部分第一掩膜层表面形成第一平坦层；以第一平坦层为掩膜形成侧墙；在第一槽中形成第一分割结构；形成第一分割结构的方法包括：在部分第一槽内形成第一分割结构膜，第一分割结构膜充满第一槽，且第一分割结构膜还在第一方向延伸至第二区；去除第二区第一掩膜层顶部表面的第一分割结构膜，在第一槽内形成所述第一分割结构。所述方法能降低工艺难度。
半导体器件及其形成方法

[发明专利]半导体器件及其形成方法-CN201910155856.9有效
发明人： 金吉松 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2019-03-01 - 公布日： 2023-07-14 - 主分类号： H01L21/311 文献下载
摘要：一种半导体器件及其形成方法，形成方法包括：待刻蚀层包括若干分立的第一区和第二区，第一区和第二区沿第一方向相间排布，相邻第一区和第二区邻接；在待刻蚀层上形成第一掩膜层；在第一区第一掩膜层中形成第一槽；在第一槽中形成第一分割结构；第一分割结构的形成方法包括：在部分所述第一槽内形成第一分割结构膜，所述第一分割结构膜充满第一槽，且所述第一分割结构膜还在第一方向延伸至第二区；去除所述第二区第一掩膜层顶部表面的第一分割结构膜，在所述第一槽内形成所述第一分割结构；在第二区的第一掩膜层内形成分割槽，分割槽与相邻的第一槽连通；在分割槽内形成第二分割结构，第二分割结构充满分割槽。所述方法有利于降低工艺难度。
半导体器件及其形成方法

[发明专利]封装结构以及封装方法-CN202111659429.8在审
发明人： 金吉松 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-12-30 - 公布日： 2023-07-11 - 主分类号： H01L25/065 文献下载
摘要：一种封装结构以及封装方法，封装结构包括：第一芯片，包括相背的第一面和第二面；第一封装层，覆盖第一芯片的侧壁；第二芯片，贴合于第一封装层上，且在平行于第一芯片的第一面的投影面上，第二芯片与第一芯片之间具有重叠区域，第二芯片与第一芯片的第二面相对设置且与第一芯片电连接；第二封装层，位于所述第二芯片露出的所述第一封装层和第二芯片上，且所述第二封装层覆盖所述第二芯片的侧壁。本发明实施例的封装结构中，无需通过芯片桥，便能够实现第二芯片与第一芯片之间的电连接，有利于简化结构，并且缩短第二芯片与第一芯片之前的传输路径，进而提高第一芯片与第二芯片之间的通信速度。
封装结构以及方法

[发明专利]半导体结构及其形成方法-CN201911225397.3有效
发明人： 金吉松 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2019-12-04 - 公布日： 2023-07-07 - 主分类号： H01L21/027 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底，包括第一区域；在基底上形成底部核心材料层；在第一区域底部核心材料层上形成分立的第一核心层；在第一核心层的侧壁形成第一侧墙；去除第一核心层；去除第一核心层之后，在第一侧墙的侧壁形成第二侧墙，第一侧墙和位于第一侧墙侧壁的第二侧墙构成主侧墙结构层；以主侧墙结构层为掩膜图形化底部核心材料层，形成第二核心层；去除主侧墙结构层；去除主侧墙结构层之后，在第二核心层的侧壁形成第三侧墙；去除第二核心层；去除第二核心层之后，以第三侧墙为掩膜图形化基底，形成目标图形。本发明实施例能够满足目标图形之间具有不同类型间距的需求，还有利于精确控制目标图形之间间距。
半导体结构及其形成方法

1
2
3
4
5
6
7
8
9
10
11
下一页»
尾页
共 160 条