[发明专利]半导体存储装置以及半导体存储装置的制造方法在审
| 申请号： | 202210902509.X | 申请日： | 2022-07-29 |
| 公开（公告）号： | CN116828850A | 公开（公告）日： | 2023-09-29 |
| 发明（设计）人： | 森勇介 | 申请（专利权）人： | 铠侠股份有限公司 |
| 主分类号： | H10B41/35 | 分类号： | H10B41/35;H10B41/41;H10B43/35 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 牛玉婷 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 实施方式提供适合于高性能化的半导体存储装置以及半导体存储装置的制造方法。实施方式的半导体存储装置具备第一布线、第二布线、柱状绝缘部、以及第一绝缘层。所述第一绝缘层具有第一缘。在将所述第一缘上且最靠近所述柱状绝缘部的位置设为第一位置、将所述第一绝缘层中的与所述第一缘不同的位置且最靠近所述柱状绝缘部的位置设为第二位置、将沿着所述第一缘的虚拟线设为第一虚拟线、将连结所述第一位置与所述第二位置的虚拟线设为第二虚拟线时，从所述第一绝缘层的内侧观察到的所述第一虚拟线与所述第二虚拟线所成的交叉角度为90度以上。 | ||
| 搜索关键词： | 半导体 存储 装置 以及 制造 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于铠侠股份有限公司，未经铠侠股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202210902509.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 基于二维材料异质结半浮栅结构的多功能逻辑存储器件-202310915152.3
- 李伟;穆天辉;李佳颖;陈煜骅;汪钰成;吴玉潘;王少熙 - 西北工业大学
- 2023-07-24 - 2023-10-27 - H10B41/35
- 本发明公开了一种基于二维材料异质结半浮栅结构的多功能逻辑存储器件，从下至上包括半导体衬底，绝缘介质层，多个金属输入电极，第一二维材料绝缘介质层，多个平行间隔设置的二维材料浮栅层，二维材料隧穿层，通过刻蚀指定区域得到的N型二维材料沟道层，生长在N型二维材料沟道层被刻蚀的指定区域内且高度平齐的P型二维材料接触层；生长在N型二维材料沟道层表面的、与二维材料浮栅层区域垂直对齐的第二二维材料绝缘介质层，以及若干金属电极；该器件能实现存储器功能，并通过选择金属输入电极和金属输出电极进行电调制，能实现逻辑与、逻辑或、逻辑与非、逻辑或非以及逻辑非中任意一种，可减少器件数目，提高集成度，提升运算速度，减少能耗。
- 半导体工艺以及半导体结构-202111007843.0
- 罗佳明;周鹏;张顺勇;朱宏斌 - 长江存储科技有限责任公司
- 2021-08-30 - 2023-10-27 - H10B41/35
- 本申请提供了一种半导体工艺以及半导体结构，该半导体工艺包括：提供基底，基底包括衬底和位于衬底上的层叠结构，层叠结构包括交替设置的牺牲层和绝缘介质层；至少在层叠结构的裸露表面上形成图形化掩膜层，图形化掩膜层由多个相同的沟道孔图案构成，任意相邻的沟道孔图案之间的距离相同；以图形化掩膜层为掩膜，刻蚀层叠结构，形成多个沟道孔；去除图形化掩膜层。该半导体工艺保证了形成的多个沟道孔的关键尺寸相同，且相邻的沟道孔之间的间距相同，保证了各沟道孔的均一性，避免了现有技术中3D NAND制作过程中，刻蚀得到的沟道孔的一致性较差的问题。
- 半导体器件及其制作方法-202010904997.9
- 罗杰;赵祥辉 - 长江存储科技有限责任公司
- 2020-09-01 - 2023-10-24 - H10B41/35
- 本发明涉及一种半导体器件的制作方法，包括以下步骤：提供半导体结构，半导体结构包括介质层，介质层上具有多个沟槽；在介质层上共形地形成第一材料层，第一材料层在对应沟槽内形成第一凹槽；形成覆盖第一凹槽底部的第二材料层；去除第一材料层的至少一部分以将对应第一凹槽顶部开口扩大形成第二凹槽；去除第二材料层以形成第三凹槽；以及形成填充多个第三凹槽的第三材料层。
- 非易失性存储器件及其制备方法-202311113059.7
- 文才煥;朴鍾旻;金汉洙;高伟;申女 - 联和存储科技（江苏）有限公司
- 2023-08-31 - 2023-10-20 - H10B41/35
- 本申请提供一种非易失性存储器件及其制备方法，其中制备方法包括：在部分衬底上形成第一栅氧化层；在其余衬底上形成第二栅氧化层；形成浮栅多晶硅层；形成介质层；形成控制栅多晶硅层；在衬底中形成重掺杂区；在部分浮栅多晶硅层上表面形成台阶；形成层间绝缘层；形成第一导电插塞、第二导电插塞和第三导电插塞。本申请通过在浮栅多晶硅层底部形成由第一栅氧化层和第二栅氧化层构成的组合氧化层结构，可以在形成接触孔时有效缓解刻蚀对浮栅多晶硅层底部的组合氧化层的损伤，改善了器件的电性能；此外，本申请形成并联的第一电容器、第二电容器和第三电容器，并且将第三电容器中的第二栅氧化层的厚度减薄，最大限度地增加了器件电容器的静电容量。
- 包含互连件的微电子装置及相关存储器装置和电子系统-202310389113.4
- 罗双强;I·V·恰雷;M·K·拉玛萨哈亚姆 - 美光科技公司
- 2023-04-12 - 2023-10-20 - H10B41/35
- 本申请涉及包含互连件的微电子装置及相关存储器装置和电子系统。微电子装置包括堆叠结构，其包括各自包含布置成层的导电材料和绝缘材料的竖直交替序列的块，所述块中的至少一个包括：存储器阵列区，其水平区域内具有竖直延伸的存储器单元串；及阶梯区，其与所述存储器阵列区水平相邻。所述阶梯结构具有包括所述层的水平端的台阶；及水平插入于所述阶梯结构和所述存储器阵列区之间的顶峰子区。掩模结构上覆于所述堆叠结构且具有与所述导电材料和所述绝缘材料中的每一个不同的材料组成。经填充槽结构插入于所述堆叠结构的所述块之间，所述经填充槽结构中的至少一个包括具有竖直下伏于所述掩模结构的最上部边界的最上部边界的至少一个填充材料。
- 半导体结构及其制备方法-202310678049.1
- 郭帅 - 长鑫存储技术有限公司
- 2023-06-09 - 2023-10-20 - H10B41/35
- 本公开涉及一种半导体结构及其制备方法，半导体结构包括衬底、叠层结构、沟道孔、沟道层、存储层以及导电层，叠层结构位于衬底的上表面；叠层结构包括由下至上依次交替叠置的隔离层及有源层；隔离层内具有空气间隙；沟道孔位于叠层结构内；沟道层位于沟道孔的侧壁；存储层位于沟道孔内，且位于沟道层的表面及沟道孔的底部；导电层位于沟道孔内，且位于存储层的表面。能够有效解决叠层结构之间的耦合效应，提升器件可靠性。
- 半导体器件及包括该半导体器件的数据存储系统-202310166574.5
- 姜相敏;金斐悟;朴径旭 - 三星电子株式会社
- 2023-02-24 - 2023-10-17 - H10B41/35
- 一种半导体器件包括：外围电路结构，包括：第一衬底、第一衬底上的电路器件、电连接到电路器件的下布线结构、覆盖下布线结构的下绝缘层、以及下绝缘层上的扩散阻挡层；以及存储单元结构，包括：第二衬底，在外围电路结构上包括第一区域和第二区域；栅电极，在第一区域中在垂直于第二衬底的上表面的第一方向上堆叠并彼此间隔开，并且在第二区域中在垂直于第一方向的第二方向上延伸以形成阶梯形状；以及沟道结构，在第一方向上穿透栅电极，并且各自包括沟道层。扩散阻挡层包括氢渗透率低于氮化硅的氢渗透率的第一材料层。
- 包括存储器单元串的存储器电路系统-202310225793.6
- D·D·维迪雅;韦磊;G·卢加尼;S·C·潘迪 - 美光科技公司
- 2023-03-09 - 2023-10-17 - H10B41/35
- 包括存储器单元串的存储器电路系统包括横向间隔开的存储器块，存储器块个别地包括直接在导体层上方的竖直堆叠，竖直堆叠包括交替的绝缘层和导电层。横向间隔开的存储器块的绝缘层和导电层从存储器阵列区延伸到阶梯区中。存储器单元串包括延伸穿过存储器阵列区中的横向间隔开的存储器块中的个别者中的绝缘层和导电层的可操作沟道材料串。可操作沟道材料串与导体层的导体材料直接电耦合。个别横向间隔开的存储器块包括位于可操作沟道材料串与阶梯区之间的中间区。虚设直通阵列通孔TAV延伸穿过个别横向间隔开的存储器块中的中间区中的绝缘层和导电层。虚设TAV与其存储器块中的可操作沟道材料串直接电耦合。公开了其它实施例。
- 半导体装置和包括该半导体装置的数据存储系统-202310304788.4
- 权烔辉;闵忠基;尹普彦;张气薰 - 三星电子株式会社
- 2023-03-27 - 2023-10-17 - H10B41/35
- 提供了半导体装置和数据存储系统。半导体装置包括：源极结构；第一堆叠结构和第二堆叠结构，其包括堆叠在源极结构上以彼此间隔开的第一栅电极；伪结构，其在第一堆叠结构和第二堆叠结构之间在源极结构上，并且包括堆叠为彼此间隔开的第二栅电极；第一分离区，其穿过第一堆叠结构和第二堆叠结构，并且彼此间隔开；第二分离区，其在第一堆叠结构和第二堆叠结构中的每一个与伪结构之间延伸；沟道结构，其穿过第一堆叠结构和第二堆叠结构，并且分别包括沟道层，通过沟道层连接到源极结构；以及第一源极接触结构，其穿过伪结构，并且分别包括第一接触层，第一接触层通过第一接触层的下表面连接到源极结构。
- NAND支柱存储器装置及方法-202310340358.8
- G·卡尔内瓦莱 - 美光科技公司
- 2023-03-31 - 2023-10-17 - H10B41/35
- 本描述涉及NAND支柱存储器装置及方法。公开包含存储器装置及系统的设备及方法。实例存储器装置、系统及方法包含具有导体通道壳及低介电常数中央区域的存储器串。在一个实例中，存储器装置、系统及方法包含具有导体通道壳及中空中央区域的存储器串。
- 3D存储器件及其制造方法-202010042708.9
- 张璐;吴智鹏;韩凯;杨川;许波;殷姿 - 长江存储科技有限责任公司
- 2020-01-15 - 2023-10-17 - H10B41/35
- 公开了一种3D存储器件及其制造方法，包括衬底；位于所述衬底上方的第一栅叠层结构和第二栅叠层结构；贯穿所述第一栅叠层结构和第二栅叠层结构的多个沟道柱；以及位于栅线缝隙中的源极导电通道，所述源极导电通道包括贯穿所述第一栅叠层结构的第一导电通道和贯穿所述第二栅叠层结构的第二导电通道，所述第一导电通道在沿所述衬底表面的方向上不连续，所述第二导电通在沿所述衬底表面的方向上连续且与所述第一导电通道连接。本申请的3D存储器件的源极导电通道中不连续的第一导电通道降低了底部受到的应力，防止了因应力过大导致的源极导电通道的倾斜和塌缩，提高了3D存储器件的良率和可靠性。
- 存储器元件的结构及其制造方法-201910418713.2
- 易亮;李志国;任驰 - 联华电子股份有限公司
- 2019-05-20 - 2023-10-17 - H10B41/35
- 本发明公开一种存储器元件的结构及其制造方法。存储器元件的结构包括隧道层，形成在基板上。第一氧/氮/氧层设置在基板上，与所述隧道层相邻。浮置栅设置在所述隧道层上，其中所述浮置栅的边缘部分也设置在所述第一氧/氮/氧层上。第二氧/氮/氧层设置在所述浮置栅上。控制栅设置在所述第二氧/氮/氧层上。隔离层设置在所述浮置栅的第一侧壁上以及所述控制栅的侧壁上。删除栅设置在所述第一氧/氮/氧层上。所述删除栅通过所述隔离层与所述浮置栅与所述控制栅隔离。
- 存储器装置-202211070105.5
- 川西绚子;荒井伸也 - 铠侠股份有限公司
- 2022-08-30 - 2023-10-10 - H10B41/35
- 一种存储器装置包含：第一、第二芯片，其在被划分为第一区域、第二区域及第三区域的第一表面上彼此接触。所述第一芯片包含：衬底，其包含第一导电类型的第一扩散区域及第二导电类型的第二扩散区域；第一电极单位，其包含连续导体；及第二电极单位。所述第二芯片包含：第一互连层；第三电极单位；第四电极单位；第一壁单位，其包含连续导体；及第二壁单位。由所述第一电极单位及所述第二电极单位覆盖的面积与所述第二区域的第一比率以及由所述第三电极单位及所述第四电极单位覆盖的面积与所述第二区域的第二比率中的每一者为3％到40％。
- 半导体存储装置-202210782143.7
- 中木宽;石月惠 - 铠侠股份有限公司
- 2022-07-01 - 2023-10-03 - H10B41/35
- 实施方式提供集成性高的半导体存储装置。实施方式的半导体存储装置具有层叠体、多条位线以及多个柱状体。多条位线包括第1位线、第2位线、第3位线以及第4位线。多个柱状体包括第1柱状体、第2柱状体、第3柱状体、第4柱状体、第5柱状体、第6柱状体、第7柱状体以及第8柱状体。第1柱状体与第1位线电连接。第2柱状体与第3位线电连接。第3柱状体与第2位线电连接。第4柱状体与第4位线电连接，第5柱状体与第2位线电连接。第6柱状体与第4位线电连接。第7柱状体与第1位线电连接。第8柱状体与第3位线电连接。
- 半导体存储装置以及半导体存储装置的制造方法-202210902509.X
- 森勇介 - 铠侠股份有限公司
- 2022-07-29 - 2023-09-29 - H10B41/35
- 实施方式提供适合于高性能化的半导体存储装置以及半导体存储装置的制造方法。实施方式的半导体存储装置具备第一布线、第二布线、柱状绝缘部、以及第一绝缘层。所述第一绝缘层具有第一缘。在将所述第一缘上且最靠近所述柱状绝缘部的位置设为第一位置、将所述第一绝缘层中的与所述第一缘不同的位置且最靠近所述柱状绝缘部的位置设为第二位置、将沿着所述第一缘的虚拟线设为第一虚拟线、将连结所述第一位置与所述第二位置的虚拟线设为第二虚拟线时，从所述第一绝缘层的内侧观察到的所述第一虚拟线与所述第二虚拟线所成的交叉角度为90度以上。
- 含有氢扩散阻挡结构的三维存储器装置及其制造方法-201980005829.1
- T.藤田;K.宍户;小川裕之;西川昌利;A.西田;M.乔杜里 - 桑迪士克科技有限责任公司
- 2019-02-21 - 2023-09-29 - H10B41/35
- 一种半导体结构包含半导体装置、上覆氮化硅扩散屏障层，以及延伸穿过所述氮化硅扩散屏障层的互连结构。所述互连结构包含钛扩散屏障结构，其与所述氮化硅扩散屏障层接触以形成连续氢扩散屏障结构。
- 半导体器件及其制造方法-201811052382.7
- 山口直 - 瑞萨电子株式会社
- 2018-09-10 - 2023-09-29 - H10B41/35
- 本申请涉及半导体器件及其制造方法。形成存储器栅极电极和控制栅极电极以覆盖从半导体衬底的上表面突出的鳍。被存储器栅极电极和控制栅极电极覆盖的鳍的部分被作为存储器单元的源极区域和漏极区域的一部分的硅化物层夹住。该硅化物层形成为硅化物层。
- 存储器装置及其制造方法-202211424280.X
- 崔元根;朴美性;张晶植 - 爱思开海力士有限公司
- 2022-11-15 - 2023-09-26 - H10B41/35
- 本申请涉及存储器装置及其制造方法。一种存储器装置包括层叠结构以及穿过所述层叠结构的主插塞，所述主插塞在第一方向上彼此间隔开。所述存储器装置还包括在第二方向上分离所述主插塞的分离图案以及将所述层叠结构分离为第一存储块和第二存储块的狭缝图案，所述狭缝图案具有椭圆形状。
- 半导体存储器装置-201811508134.9
- 孙昌万;申铉守;全哉垠;黄盛炫 - 爱思开海力士有限公司
- 2018-12-11 - 2023-09-26 - H10B41/35
- 一种半导体存储器装置，该半导体存储器装置包括：多条位线，其沿着与第一方向交叉的第二方向设置在存储器单元上方；以及多条第一布线和多条第二布线，其沿着第二方向交替地设置在位线上方，并且在弯曲成锯齿形的同时在第一方向上延伸。
- 半导体存储装置-202210944821.5
- 奥村祐介 - 铠侠股份有限公司
- 2022-08-08 - 2023-09-22 - H10B41/35
- 根据实施方式，半导体存储装置包括多个导电体层，多个导电体层中的每一个包括第一部分和比第一部分厚的第二部分；第一绝缘体部，与第一导电体层的第二部分和第二导电体层的第二部分接触；以及第二绝缘体部，与第三导电体层的第二部分接触，其中，所述第二导电体层的所述第二部分包括与所述第一导电体层的所述第二部分排列的第一子部分、以及在所述第一导电体层的所述第二部分和所述第三导电体层的所述第二部分之间设置的第二子部分。
- 半导体装置-202211064853.2
- 小嶋麻由佳;伊藤祥代;今野拓也 - 铠侠股份有限公司
- 2022-09-01 - 2023-09-22 - H10B41/35
- 根据实施例的半导体装置包含衬底、晶体管、绝缘层及第一密封部分。所述衬底包含第一区及经设置以包围所述第一区的外周边的第二区。所述晶体管经设置于所述第一区中所述衬底上。所述绝缘层经设置于所述晶体管上方及所述第一区及所述第二区之上。所述第一密封部分经设置以划分所述绝缘层且在所述第二区中包围所述第一区的所述外周边。所述第一密封部分包含第一空隙。
- 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法-202280011327.1
- A·N·斯卡伯勒;J·D·霍普金斯 - 美光科技公司
- 2022-01-03 - 2023-09-22 - H10B41/35
- 一种用于形成包括存储器单元串的存储器阵列的方法包括形成堆叠，所述堆叠包括竖直交替的第一层级及第二层级。所述堆叠包括横向隔开的存储器块区。同时形成(a)、(b)及(c)，其中(a)：横向地在所述存储器块区中的横向紧邻者之间到所述堆叠中的水平伸长的沟槽；(b)：横向地在所述水平伸长的沟槽之间到所述堆叠中的沟道开口；及(c)：在阶梯区中到所述堆叠中的穿阵列通路(TAV)开口。在所述水平伸长的沟槽中形成中介材料、在所述沟道开口中的个别者中形成沟道材料串且在所述TAV开口中形成导电材料。公开其它方面，包含独立于方法的结构。
- 分栅快闪存储器的形成方法-202310945998.1
- 汤志林 - 上海华虹宏力半导体制造有限公司
- 2023-07-28 - 2023-09-22 - H10B41/35
- 本发明提供了一种分栅快闪存储器的形成方法，包括：在衬底上形成栅介质层、浮栅层和浮栅掩膜层；依次刻蚀浮栅掩膜层、部分厚度的浮栅层形成第一开口；在第一开口内形成第一侧墙，第一侧墙形成第二开口；依次刻蚀第二开口内的浮栅层和栅介质层；通过第二开口以一定的角度向衬底内注入硼离子，以在第二开口两侧的衬底内均形成硼离子区；在第二开口内形成第二侧墙，第二侧墙形成第三开口；通过第三开口向衬底内注入离子，以在第三开口对应的衬底内形成源区，源区与硼离子区均接触，且硼离子区位于源区的外围；在第三开口内形成源线；刻蚀第一侧墙外围的浮栅掩膜层、浮栅层和栅介质层露出衬底的表面；向衬底内注入离子以形成漏端。
- 半导体存储装置及其制造方法-202210985613.X
- 西田大介 - 铠侠股份有限公司
- 2022-08-17 - 2023-09-19 - H10B41/35
- 实施方式提供能够提高电荷保持特性的半导体存储装置。一个实施方式的半导体存储装置具备：层叠体，交替地层叠有多个电极层和多个绝缘层；以及存储器膜，在层叠体内沿层叠方向延伸。存储器膜包含与绝缘层对置的氧化膜、与电极层和氧化膜对置的阻挡绝缘膜、和与阻挡绝缘膜对置的电荷蓄积膜。在阻挡绝缘膜中，与绝缘层对置的部分的厚度比与电极层对置的部分大，在电荷蓄积膜中，与绝缘层对置的部分的厚度比与电极层对置的部分小。
- 半导体存储装置-202210722853.0
- 沓挂弘之 - 铠侠股份有限公司
- 2022-06-20 - 2023-09-19 - H10B41/35
- 实施方式抑制半导体存储装置的可靠性的降低。实施方式的半导体存储装置具备：半导体基板，其包括元件区域和各自为源极/漏极区域的第1区域、第2区域以及第3区域，该第1区域、第2区域以及第3区域是在元件区域中在第1方向上按该顺序相互分离地排列的区域；第1导电体层，其设置在元件区域的上方，具有第1开口部；第2导电体层，其设置在元件区域的上方，具有第2开口部，在第1方向上与第1导电体层分离地排列；第1接触件，其连接于第1区域，通过第1开口部；第2接触件，其连接于第3区域，通过第2开口部；第1存储单元，其连接于第1接触件；以及第2存储单元，其连接于第2接触件。
- 半导体结构及其形成方法-201910817749.8
- 韩亮;王海英 - 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2019-08-30 - 2023-09-19 - H10B41/35
- 一种半导体结构及其形成方法，形成方法包括：提供衬底，所述衬底上形成有分立的第一栅极叠层结构；在第一栅极叠层结构露出的衬底上形成覆盖所述第一栅极叠层结构部分侧壁的单元介质层，第一栅极叠层结构和单元介质层围成单元凹槽；在单元凹槽的侧壁上形成隔离侧墙层，隔离侧墙层与单元介质层接触；形成保形覆盖隔离侧墙层、第一栅极叠层结构以及单元介质层的金属层；对金属层进行退火处理，形成金属硅化物层。本发明通过隔离侧墙层将金属层与单元凹槽底部拐角处的第一栅极叠层结构相隔离，避免在单元凹槽的底部拐角处形成金属硅化物层，使得金属硅化物层不易出现突出尖角，从而使得单元存储器区的击穿电压提高，进而优化了半导体结构的电学性能。
- 半导体器件以及该半导体器件的制造方法-201910333960.2
- 朴寅洙;金度渊;李起洪 - 爱思开海力士有限公司
- 2019-04-24 - 2023-09-19 - H10B41/35
- 本申请公开了一种半导体器件以及该半导体器件的制造方法。一种半导体器件包括：在第一方向上延伸的芯绝缘层、设置在芯绝缘层上的刻蚀停止层、沿芯绝缘层的侧壁和刻蚀停止层的侧壁延伸的沟道层、每个包围沟道层并且在第一方向上彼此间隔开地层叠的导电图案以及形成在沟道层的上端中的杂质区。
- 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法-202310033412.4
- J·D·格林利;陈洁薇;于思佳;郭杰贤;R·J·克莱因;N·M·洛梅利 - 美光科技公司
- 2023-01-10 - 2023-09-12 - H10B41/35
- 本申请案涉及包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法，其中所述方法包括形成分别包括竖直堆叠的存储器块，所述竖直堆叠包括交替的绝缘层面和导电层面。所述导电层面分别包括横向外边缘，所述横向外边缘包括水平地沿着其存储器块延伸的含钼金属导电材料。沟道材料串延伸穿过所述绝缘层面和所述导电层面。形成水平地沿着所述存储器块从所述横向外边缘横向向外延伸的导电或半导电材料中的至少一种，所述横向外边缘包括水平地沿着其存储器块延伸的含钼金属导电材料。形成水平地沿着所述存储器块从所述导电材料或半导电材料中的所述至少一种横向向外延伸的绝缘体材料，所述导电材料或半导电材料从包括所述含钼金属导电材料的所述横向外边缘横向向外。还公开了其它实施例，包含独立于方法的结构。
- 新型3D NAND存储器件及形成其的方法-202011459262.6
- 吴振勇;金允哲 - 长江存储科技有限责任公司
- 2019-06-27 - 2023-09-12 - H10B41/35
- 新型3D NAND存储器件及形成其的方法。提供了一种半导体器件。所述半导体器件包括第一衬底，所述第一衬底具有用于形成存储单元的第一侧和与所述第一侧相对的第二侧。所述半导体器件还包括掺杂区域和第一连接结构。所述掺杂区域形成在所述第一衬底的所述第一侧中并且电耦合到晶体管的至少源极端子(例如，串联连接的多个晶体管的末端晶体管的源极端子)。第一连接结构被形成在所述第一衬底的所述第二侧之上并且通过第一过孔耦合到所述掺杂区域。所述第一过孔从所述第一衬底的所述第二侧延伸到所述掺杂区域。
- 三维存储器件及用于形成三维存储器件的方法-202110184782.9
- 吴振勇 - 长江存储科技有限责任公司
- 2020-01-28 - 2023-09-12 - H10B41/35
- 公开了3D存储器件以及用于形成3D存储器件的方法的实施例。在一示例中，3D存储器件包括具有第一侧和与第一侧相对的第二侧的基板。该3D存储器件还包括存储堆叠，该存储堆叠包括在基板的第一侧的交错的导电层和介电层。该3D存储器件还包括多个沟道结构，各沟道结构垂直地延伸穿过存储堆叠。该3D存储器件还包括第一绝缘结构，该第一绝缘结构垂直地延伸穿过存储堆叠，并且横向地延伸以将所述多个沟道结构分离成多个块。该3D存储器件还包括在基板中并且与第一绝缘结构相接触的第一掺杂区。该3D存储器件还包括从基板的第二侧垂直地延伸以与第一掺杂区相接触的第一触点。
- 专利分类
