[发明专利]源漏辅助可编程单栅肖特基势垒晶体管及制造方法有效
| 申请号： | 202111014531.2 | 申请日： | 2021-08-31 |
| 公开（公告）号： | CN113764531B | 公开（公告）日： | 2023-10-20 |
| 发明（设计）人： | 靳晓诗;赵瑞英;杨宝新;刘溪 | 申请（专利权）人： | 沈阳工业大学 |
| 主分类号： | H01L29/788 | 分类号： | H01L29/788;H01L21/336 |
| 代理公司： | 沈阳智龙专利事务所(普通合伙) 21115 | 代理人： | 宋铁军 |
| 地址： | 110870 辽宁省沈阳*** | 国省代码： | 辽宁;21 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出一种源漏辅助可编程单栅肖特基势垒晶体管及制造方法，对比现有技术，无需额外供电的编程栅，仅通过单个栅电极即可实现对其开关控制功能，简化了单元结构的复杂度，易于单元结构互连和集成度的提升。本发明所述的源漏辅助可编程单栅肖特基势垒晶体管，位于编程隧穿层以下区域具有左右对称的结构特征，可互换电极a和可互换电极b可彼此互换，实现本发明的双向开关传输功能。利用对漏电极和源电极之间施加电势差对本发明提出的源漏辅助可编程单栅肖特基势垒晶体管的可编程浮栅进行编程，在断电下可依然可以长时间记录保持导电类型。 | ||
| 搜索关键词： | 辅助 可编程 单栅肖特基势垒 晶体管 制造 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于沈阳工业大学，未经沈阳工业大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202111014531.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种边缘浮栅晶体管的存储方法-202310886195.3
- 任天令;田禾;吴凡 - 清华大学
- 2023-07-18 - 2023-10-24 - H01L29/788
- 本发明公开了一种边缘浮栅晶体管的存储方法，边缘浮栅晶体管包括背栅极、背栅介质层、第二介质层、沟道层、第一电极和第二电极；背栅介质层覆盖在背栅极上；沟道层覆盖在第二介质层上，且第二介质层和沟道层均为台阶状的结构；第一电极和第二电极分别位于沟道层的下台阶面和上台阶面的上方；第二介质层的下台阶面覆盖在背栅介质层上；第二介质层的上台阶面的下方与背栅介质层之间，由下到上还依次层叠设置有第一栅极、第一介质层和第二栅极；背栅极、第一栅极及第二栅极各能够控制沟道层的一段沟道区域的选通；边缘浮栅晶体管通过使电子移动至第一栅极内完成写入操作；边缘浮栅晶体管通过使电子移动出第一栅极完成擦除操作。
- 一种低压耐久高保持反馈型浮栅晶体管及其制备方法-202311042768.0
- 黎明;李海霞 - 北京大学
- 2023-08-18 - 2023-10-20 - H01L29/788
- 本发明公开了一种低压耐久高保持反馈型浮栅晶体管及其制备方法，属于集成电路制造技术领域。所述浮栅晶体管中，浮栅层在其水平面内沿着垂直沟道的方向形成FBFET，其势垒类型可以为p
- 源漏辅助可编程单栅肖特基势垒晶体管及制造方法-202111014531.2
- 靳晓诗;赵瑞英;杨宝新;刘溪 - 沈阳工业大学
- 2021-08-31 - 2023-10-20 - H01L29/788
- 本发明提出一种源漏辅助可编程单栅肖特基势垒晶体管及制造方法，对比现有技术，无需额外供电的编程栅，仅通过单个栅电极即可实现对其开关控制功能，简化了单元结构的复杂度，易于单元结构互连和集成度的提升。本发明所述的源漏辅助可编程单栅肖特基势垒晶体管，位于编程隧穿层以下区域具有左右对称的结构特征，可互换电极a和可互换电极b可彼此互换，实现本发明的双向开关传输功能。利用对漏电极和源电极之间施加电势差对本发明提出的源漏辅助可编程单栅肖特基势垒晶体管的可编程浮栅进行编程，在断电下可依然可以长时间记录保持导电类型。
- 一种类神经突触晶体管及类神经突触晶体管电路-202310785302.3
- 刘欢;于飞;玉虓;刘艳;韩根全 - 之江实验室
- 2023-06-29 - 2023-10-13 - H01L29/788
- 本说明书公开了一种类神经突触晶体管及类神经突触晶体管电路，可以通过在类神经突触晶体管的栅区中的第一栅极或第二栅极上施加脉冲电压来控制可移动离子薄膜层中的可移动离子的极化状态，从而调制它的沟道电导和阈值电压使得类神经突触晶体管能够模拟出神经突触的兴奋和抑制状态，第二栅极的引入可避免额外添加负脉冲电压所需的极性转换电路的成本，以降低神经形态电路的成本。此外，还可以通过添加一个NMOS晶体管和类神经突触晶体管串联组成类神经突触晶体管电路，避免了第一栅极或第二栅极无脉冲信号作用时电路中的待机功耗。
- 功率元件及其制作方法-202210149475.1
- 张志谦;王献德;杨承桦;方玲刚;杨建军;塔威 - 联华电子股份有限公司
- 2022-02-18 - 2023-08-29 - H01L29/788
- 本发明公开一种功率元件及其制作方法，其中该功率元件包含：基底；离子阱，位于基底中；基体区，位于离子阱中；源极掺杂区，位于基体区中；漏极掺杂区，位于离子阱中；以及多个栅极，设置在源极掺杂区和漏极掺杂区之间的基底上。多个栅极包含与源极掺杂区相邻的第一栅极、与漏极掺杂区相邻的第二栅极、以及位于第一栅极和第二栅极之间的叠栅结构。
- 半导体结构及其形成方法-202010492449.X
- 汪涵;杨芸;郑凯;任烨 - 北方集成电路技术创新中心（北京）有限公司
- 2020-06-03 - 2023-07-04 - H01L29/788
- 本申请提供一种半导体结构及其形成方法，所述形成方法包括：提供半导体衬底，所述半导体衬底中形成有隔离结构，所述隔离结构的顶面低于所述半导体衬底的顶面，所述半导体衬底表面形成有依次设置的浮栅介质层、浮栅层和掩膜层；在所述半导体衬底表面和所述隔离结构表面形成牺牲层，且所述牺牲层的顶面低于所述浮栅层的顶面；去除所述掩膜层；在所述牺牲层表面以及所述浮栅层的侧壁和顶部形成控制栅介质层；在所述控制栅介质层表面形成控制栅。本申请提供的半导体结构及其形成方法可以显著降低因控制栅分割刻蚀工艺导致的半导体衬底和隔离结构的损失量。
- 一种双端光电存储器及其制备方法和应用-202011170548.2
- 鲁统部;于美溪;陈旭东 - 天津理工大学
- 2020-10-28 - 2023-05-30 - H01L29/788
- 本发明公开了一种双端光电存储器及其制备方法和应用，所述双端光电存储器包括自下而上依次设置的导电沟道、阻挡层、隧穿层和顶部光敏浮栅，所述顶部光敏浮栅为石墨炔。本发明的存储器以石墨炔作为顶部光敏浮栅，石墨炔具有天然的带隙、强大的光吸收能力和高密度态，在光照下产生大量的电子空穴对，可以存储更多的电荷并抑制栅极耦合比退化和单元间干扰，从而提高存储器的数据存储能力并降低工作电压，同时可制成柔性设备用于可穿戴系统，有助于设备小型化，提高集成密度。
- 一种NOR Flash的版图及制备方法-202310196225.8
- 杨洋;周长见;沈安星;张有志 - 华南理工大学;粤芯半导体技术股份有限公司
- 2023-03-02 - 2023-05-23 - H01L29/788
- 本发明提供一种NOR Flash的版图及制备方法，NOR Flash的版图包括有源区图形、浮栅图形和控制栅图形，浮栅图形与有源区图形垂直相交设置，且在每个相交点上均具有一个所述浮栅图形，浮栅图形位于控制栅图形内，使得采用NOR Flash的版图制备时控制栅将浮栅的上表面和侧壁均覆盖，即控制栅将浮栅的五个表面覆盖，从而增加了两个覆盖表面，使得优化后的NOR Flash的版图可以提高NOR Flash存储单元的耦合系数，降低高压器件工艺的实现难度，同时本发明的版图简单、可操作性高、易于实现。
- 半浮栅存储器件及制备方法-202111319362.3
- 刘珩;杨志刚;冷江华;关天鹏 - 上海华力集成电路制造有限公司
- 2021-11-09 - 2023-05-12 - H01L29/788
- 本发明公开了一种半浮栅存储器件，为高K/金属栅极与氧化硅/多晶硅栅极共存的双控制栅半浮栅存储器件，其由外延生长结构形成控制栅外延硅层、源区及漏区，不需要单独进行源漏离子注入，节省了源漏离子注入所需要的光罩，制备成本低。本发明公开了所述半浮栅存储器件的制备方法。
- 半导体装置及其制造方法-202210214734.4
- 中根由;户田顺之;北原宏良;山本武志;寺田直纯 - 株式会社东芝;东芝电子元件及存储装置株式会社
- 2022-03-07 - 2023-03-21 - H01L29/788
- 本发明的实施方式涉及半导体装置及其制造方法。本实施方式的半导体装置具备半导体基板、存储晶体管和MOS晶体管。存储晶体管具有在半导体基板上依次配置的至少第1硅氧化膜和第1栅极电极。MOS晶体管具有在导体基板上依次配置的第2硅氧化膜和第2栅极电极。在存储晶体管的第1硅氧化膜及第1栅极电极中的至少一方不产生鸟喙部。
- 一种电解质突触晶体管及其制备方法和应用-202110004809.1
- 鲁统部;姚镔玮;陈旭东 - 天津理工大学
- 2021-01-04 - 2023-02-28 - H01L29/788
- 本发明公开了一种电解质突触晶体管及其制备方法和应用，包括导电沟道和位于所述导电沟道上的石墨炔层，所述石墨炔层上覆盖有电解质。本发明在沟道和电解质之间设置石墨炔层作为浮栅存储层，电解质作为栅极，可阻隔固电解质中的离子与导电沟道接触，避免了离子在沟道中频繁插入/脱离，从而对沟道的晶格结构进行有效保护，使器件具有很好的循环稳定性。同时，本发明的电解质突触晶体管具有非易失性特性，成功模拟了各种具有代表性的突触特性，且在弯曲测试中表现出优异的稳定性和可靠性。
- 半导体存储元件及其制作方法-202110966489.8
- 易亮;李志国;高小娟;任驰 - 联华电子股份有限公司
- 2021-08-23 - 2023-02-10 - H01L29/788
- 本发明公开一种半导体存储元件及其制作方法，其中该半导体存储元件包含基底；源极扩散区，位于该基底中；一对浮置栅极，设置在该源极扩散区的相对两侧；第一介电盖层，直接设置在各该浮置栅极上；抹除栅极，设置在该源极扩散区上并部分重叠各该浮置栅极的上内侧角；第二介电盖层，设置于该抹除栅极与该第一介电盖层上；选择栅极，设置于该第一介电盖层的一侧壁上；以及漏极扩散区，设置于该基底中且邻近该选择栅极。
- 一种基于浮栅结构的均匀性铁电掺杂结构及其掺杂方法-202211351987.2
- 刘艳;曾培林;周久人;韩根全;郝跃 - 西安电子科技大学杭州研究院
- 2022-10-31 - 2023-01-17 - H01L29/788
- 一种基于浮栅结构的均匀性铁电掺杂结构及其掺杂方法，掺杂结构包括自下至上依次设置的衬底、绝缘界面层、金属浮栅层、铁电层以及金属电极，所述金属电极连接正向或负向脉冲电压；其掺杂方法为：刻蚀金属电极和铁电层四周多余部分，在金属电极上施加脉冲电压以控制铁电层的极化方向，利用铁电层的极化电荷在金属浮栅层‑绝缘界面层‑衬底结构形成向下或向上方向的电场，从而在衬底中诱导出相应的电子或空穴，完成对衬底的n型和p型的均匀性掺杂；本发明通过在现有铁电掺杂技术上增加了浮栅和绝缘界面层，实现对半导体的均匀性掺杂以及减少界面缺陷，降低了器件的漏电流情况。
- 一种闪存器件及其制造方法-201910394766.5
- 罗清威;李赟;周俊 - 武汉新芯集成电路制造有限公司
- 2019-05-13 - 2022-12-20 - H01L29/788
- 本发明提供了一种闪存器件的制造方法，衬底上形成有浮栅层以及浮栅层上的图案化的栅堆叠层，栅堆叠层包括依次层叠的隔离层和控制栅，栅堆叠层一侧为擦除栅区，另一侧为字线区，在栅堆叠层的侧壁上可以形成侧墙，沿横向去除字线区的部分厚度的侧墙，使字线区的侧墙和擦除栅区的侧墙厚度不一致，以侧墙及栅堆叠层为掩蔽，进行浮栅层的刻蚀，以形成浮栅，沿横向去除擦除栅区部分厚度的侧墙，这样，得到的浮栅层在擦除栅区保留较多且伸出侧墙一部分，从而得到非对称结构的浮栅层，简化形成浮栅的工艺流程，降低器件的制造成本。
- 半浮栅器件-202110608810.5
- 刘珩;冷江华;杨志刚;关天鹏 - 上海华力集成电路制造有限公司
- 2021-06-01 - 2022-12-06 - H01L29/788
- 本发明公开了一种半浮栅器件,浮栅结构覆盖第一阱区的选定区域并用于形成导电沟道。浮栅结构还覆盖轻掺杂漏区表面且在介质层窗口处浮栅材料层和轻掺杂漏区之间接触并形成PN结构。源区和浮栅结构的第一侧面自对准。第一控制栅叠加在浮栅结构的顶部，第一控制栅由第一栅介质层和第一栅极导电材料层叠加而成。第二控制栅设置在漏区和浮栅结构的第二侧面之间的轻掺杂漏区的表面上；第二控制栅由第二栅介质层和第二栅极导电材料层叠加而成。第一控制栅和第二控制栅之间隔离有栅间介质层。第一控制栅用于控制半浮栅器件的读取操作；第二控制栅用于控制半浮栅器件的擦写操作。本发明能实现同时读写和得到更好的信号保持特性。
- 一种浮栅型二维异质结忆阻器及其制备方法-202210919398.3
- 秦世荣;吴惠桢 - 浙江大学
- 2022-08-02 - 2022-11-25 - H01L29/788
- 本发明公开了一种浮栅型二维异质结型忆阻器及其制备方法，忆阻器从下到上依次为Ag电极层、SiO
- 一种闪存器件及其制备方法-202211042220.1
- 谈嘉慧;钱俊 - 上海华力微电子有限公司
- 2022-08-29 - 2022-11-25 - H01L29/788
- 本发明提供了一种闪存器件及其制备方法，包括：衬底，所述衬底内具有沟槽；介质层，所述介质层覆盖所述沟槽的内壁；浮栅层，位于所述介质层上，充满所述沟槽并向上延伸至高于所述衬底的顶面；栅极介质层，覆盖所述浮栅层的顶面及所述浮栅层高于所述衬底的侧壁；控制栅层，覆盖所述浮栅层顶面的所述栅极介质层。本发明中的所述浮栅层与所述介质层之间具有垂直耦合的部分，以减小所述浮栅层水平方向上的面积，进而减小所述闪存器件的面积；同时，可以通过改变所述沟槽深度的方式增加所述浮栅层与所述介质层之间垂直耦合的面积，进而增加所述闪存器件的写入速度，提高所述闪存器件的可靠性。
- 一种PN结注入型浮栅晶体管及其制备方法-202211126025.7
- 黎明;李海霞 - 北京大学
- 2022-09-16 - 2022-11-11 - H01L29/788
- 本发明公开了一种PN结注入型浮栅晶体管及其制备方法，属于集成电路制造领域。所述浮栅晶体管中，浮栅与PN结注入区横向连接形成PN结，且所述PN结注入区不在沟道区上，独立于控制栅极、源区和漏区，利用PN结开启电压低这一特点，直接对浮栅层进行横向的载流子注入和释放，从而降低操作电压。本发明使浮栅晶体管的注入方式从隧穿注入或热载流子注入转变为PN结注入，降低了对浮栅介质层的厚度要求，进而提高了器件的可靠性。基于以上特点，本发明的PN结注入型浮栅晶体管具有应用到大规模低功耗高速非易失性存储器的潜力。
- 浮栅存储器及其制备方法-202210995755.4
- 左成杰;苏子佳 - 中国科学技术大学
- 2022-08-17 - 2022-11-11 - H01L29/788
- 本公开一方面提供一种浮栅存储器及制备方法，浮栅存储器包括：栅层，栅层上依次叠设有绝缘层、浮栅层、阻挡层及沟道层，沟道层包括n型沟道层和p型沟道层，n型沟道层和p型沟道层构成p‑n结；其中，通过向栅层施加偏压，以控制沟道层和浮栅层共同实现存储电子和释放电子。该浮栅存储器通过施加不同个数的脉冲序列，能够选择性地对沟道层总的电阻进行改写，结合浮栅层实现浮栅存储器的多级存储功能。
- 一种存储器及其制备方法-202210656838.0
- 王鹏;顾珍;张磊;陈昊瑜 - 上海华力集成电路制造有限公司
- 2022-06-07 - 2022-10-04 - H01L29/788
- 本发明提供一种存储器及其制备方法，包括：衬底，所述衬底内具有沟槽；源线层，位于所述沟槽内并向上延伸；金属浮栅结构，位于所述沟槽内，包括由内到外依次覆盖所述源线层的侧壁的金属浮栅层及阻挡层；字线层，位于所述衬底上并覆盖所述阻挡层远离所述源线层的一侧。所述阻挡层可以阻挡游离的金属离子向其他扩散，进而提高所述金属浮栅层的连续性，防止所述金属浮栅层在高温环境中发生断裂，增强所述存储器的稳定性。
- 闪存存储器及其制作方法-202110086650.2
- 高小娟;任驰 - 联华电子股份有限公司
- 2021-01-22 - 2022-07-29 - H01L29/788
- 本发明公开一种闪存存储器及其制作方法，其中该闪存存储器包含一基底，两个栅极结构设置于基底上，各个栅极结构包含一浮置栅极和一控制栅极，控制栅极设置在浮置栅极上，一抺除栅极设置在两个栅极结构之间，两条字符线分别设置在两个栅极结构的一侧，其中各个字符线的上表面各自包含一第一凹面和一尖角，尖角靠近其所在的字符线的一侧壁，侧壁远离各个栅极结构，并且尖角和第一凹面相连。
- 一种浮栅控制型近红外波段双向记忆的光电存储器及其制备方法-202110057215.7
- 王军;韩兴伟;韩超;韩嘉悦;刘澍锴;范书铭;李浩杰 - 电子科技大学
- 2021-01-15 - 2022-07-12 - H01L29/788
- 本发明属于光电存储器领域，具体公开了一种浮栅控制型近红外波段双向记忆的光电存储器及其制备方法，光电存储器包括从下至上依次设置的衬底层、浮栅层、介质层、导电沟道层和金属电极，所述浮栅层材料为富勒烯，用于存储载流子；所述导电沟道层吸收近红外光和提供导电沟道；所述介质层为大带隙绝缘材料，所述介质层与所述浮栅层之间形成势垒，所述介质层(3)与所述导电沟道层(4)之间形成势垒。在所述衬底层(1)和所述源电极(5)之间施加正向的电压时，所述浮栅层(2)中注入电子；在所述衬底层(1)和所述源电极(5)之间施加负向的电压时，所述浮栅层(2)中注入空穴，实现了近红外波段可调制的双向记忆的存储效果。
- 一种悬浮栅功率MOSFET及其制造方法-202210268560.X
- 张腾;张国斌;刘涛;柏松 - 中国电子科技集团公司第五十五研究所
- 2022-03-18 - 2022-07-05 - H01L29/788
- 本发明提供一种悬浮栅结构功率MOSFET及其制造方法，为原胞周期性排列形成的多原胞结构，原胞包括：第一导电类型外延层、漏极、第二导电类型阱区域、第一导电类型源区域、第二导电类型重掺杂区域、源电极、位于第二导电类型阱区域上方、覆盖部分第一导电类型源区域的绝缘介质层、悬浮的栅电极，栅电极设置在绝缘介质层上、位于栅电极之上的钝化保护层，栅电极上开有至少一个窗孔，窗孔中无栅电极和绝缘介质层留存。本发明与传统功率MOSFET结构相比，利用牺牲层代替传统栅氧，并通过在栅极上打开窗孔的方式将牺牲层去除，使栅极悬空，采用非固态栅介质层。
- 存储器结构及其形成方法-202210468637.8
- 于涛易;江红 - 上海华虹宏力半导体制造有限公司
- 2022-04-29 - 2022-07-01 - H01L29/788
- 一种存储器结构及其形成方法，其中存储器结构包括：衬底；位于所述衬底上的字线结构；位于所述字线结构两侧栅极结构，所述栅极结构包括浮栅结构、以及位于所述浮栅结构上的控制栅结构；位于所述控制栅结构的顶部表面的第一金属硅化物层。通过位于所述控制栅结构的顶部表面的第一金属硅化物层，能够有效降低所述控制栅结构的电阻，从而减少导电插塞的数量，使得最终形成的存储器结构的面积减少，提升器件的集成度。
- 存储器组件-202111265241.5
- 苏婷婷 - 力旺电子股份有限公司
- 2021-10-28 - 2022-05-17 - H01L29/788
- 本发明公开一种存储器组件，其包括存储器结构。所述存储器结构包括衬底、沟道区、第一掺杂区、第二掺杂区、浮动栅极以及介电层。所述沟道区设置于所述衬底上。所述第一掺杂区所述与第二掺杂区设置于所述衬底上且分别位于所述沟道区的两侧。所述浮动栅极设置于所述沟道区上。所述介电层设置于所述浮动栅极和所述沟道区之间、所述浮动栅极和所述第一掺杂区之间以及所述浮动栅极和所述第二掺杂区之间。所述浮动栅极和所述第一掺杂区部分交叠，和/或所述浮动栅极和所述第二掺杂区不交叠，且在所述沟道区的长度方向上，所述浮动栅极的邻近所述第二掺杂区的侧壁和所述第二掺杂区与所述沟道区之间的边界隔开一段距离。
- 半导体元件及其制造方法-202110307382.2
- 任啟中;洪雅琪;沈宇骏;王舜能;江文智 - 台湾积体电路制造股份有限公司
- 2021-03-23 - 2022-05-10 - H01L29/788
- 一种半导体元件及其制造方法，在一些实施方式中，一或多个半导体处理机台可形成三层堆叠多晶硅结构于半导体元件的基材上。此一或多个半导体处理机台可形成一或多个多晶硅基元件于半导体元件的基材上，其中三层堆叠多晶硅结构具有第一高度，第一高度大于一或多个多晶硅基元件的一或多个第二高度。此一或多个半导体处理机台可对半导体元件进行化学机械研磨(CMP)操作，其中进行化学机械研磨操作包含使用三层堆叠多晶硅结构作为化学机械研磨操作的终止层。
- 氮极性III族/氮化物磊晶结构及其主动元件与其积体化的极性反转制作方法-201810534618.4
- 黄知澍 - 黄知澍
- 2018-05-29 - 2022-05-10 - H01L29/788
- 本发明是关于一种氮极性III族/氮化物磊晶结构及其主动元件与其制作方法。在元件设计上藉由氟离子结构使氮极性III族/氮化物磊晶结构内的二维电子气在氟离子结构下方处能呈现空乏状态，此时二维电子气位于氮化镓通道层与该氮化镓铝(y)层的接面处；尔后，藉由上述结构制作出氮化镓加强型氮化镓铝/氮化镓高速电子迁移率晶体管、混合型萧特基位障二极管或混合型元件，此时，经过极性反转制程步骤(也就是绝缘保护介电层所产生的应力)后，二维电子气从该氮化镓通道层与该氮化镓铝(y)层的接面处上升至该氮化镓通道层与该氮化镓铝(x)层的接面处。
- 双向二极管结构及其制备方法-202111629179.3
- 施宜军;陈义强;贺致远;王宏跃;徐新兵;路国光;黄云 - 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室））
- 2021-12-28 - 2022-05-03 - H01L29/788
- 本发明涉及一种双向二极管结构及其制备方法。本发明的双向二极管结构包括：第一栅极结构；第二栅极结构，位于第一栅极结构的一侧，与第一栅极结构具有间距；阳极，位于第一栅极结构远离第二栅极结构的一侧，与第一栅极结构具有间距；阴极，位于第二栅极结构远离第一栅极结构的一侧，与第二栅极结构具有间距；第一电容，第一电容的第一极板与阳极相连接，第一电容的第二极板与第一栅极结构相连接；第二电容，第二电容的第一极板与阴极相连接，第二电容的第二极板与第二栅极结构相连接。本发明的双向二极管可以使ESD引起的累积静电电荷被有效地释放，避免ESD对器件结构的破坏，从而增强器件结构的ESD鲁棒性。
- 分栅快闪存储单元及其制备方法-202210038391.0
- 王旭峰;于涛;李冰寒 - 上海华虹宏力半导体制造有限公司
- 2022-01-13 - 2022-04-22 - H01L29/788
- 本发明提供了一种分栅快闪存储单元及其制备方法，包括：衬底；沟槽，位于所述衬底内；源区，位于所述沟槽底部的所述衬底内；源线层，位于所述沟槽内以与所述源区电性连接，且将所述沟槽分隔为两个子沟槽；第一分栅结构和第二分栅结构，均包括由下至上排列的浮栅和控制栅，所述第一分栅结构的浮栅和所述第二分栅结构的浮栅分别填充两个所述子沟槽并延伸覆盖所述衬底的部分表面，且所述浮栅的顶部高于所述源线层；擦除栅，位于所述源线层上；本发明利于分栅快闪存储单元的尺寸缩减。
- 分栅快闪存储单元及其制备方法-202210039241.1
- 王旭峰;于涛;李冰寒 - 上海华虹宏力半导体制造有限公司
- 2022-01-13 - 2022-04-22 - H01L29/788
- 本发明提供了一种分栅快闪存储单元及其制备方法，包括：衬底；沟槽，位于所述衬底内；源线层，位于所述沟槽内，且将所述沟槽分隔为两个子沟槽；第一分栅结构及第二分栅结构，分别包括第一浮栅及第二浮栅，所述第一浮栅及所述第二浮栅分别填充两个所述子沟槽并延伸覆盖所述衬底的部分表面，所述第一浮栅及所述第二浮栅的顶部高于所述源线层；擦除栅，位于所述源线层上；源区，位于所述源线层的下方的衬底内，且与所述源线层电性连接；本发明利于分栅快闪存储单元的尺寸缩减。
- 专利分类
