[发明专利]一种等离子体增强型溶液燃烧法制备的薄膜晶体管及方法有效
| 申请号： | 201910559729.5 | 申请日： | 2019-06-26 |
| 公开（公告）号： | CN110400837B | 公开（公告）日： | 2023-04-11 |
| 发明（设计）人： | 刘启晗;赵春;赵策洲;杨莉 | 申请（专利权）人： | 西交利物浦大学 |
| 主分类号： | H01L29/41 | 分类号： | H01L29/41;H01L21/336;H01L29/786 |
| 代理公司： | 苏州创元专利商标事务所有限公司 32103 | 代理人： | 范晴;吴音 |
| 地址： | 215000 江苏*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种等离子体增强型溶液燃烧法制备的薄膜晶体管及方法，包括绝缘衬底，栅电极，溶液燃烧法制备的栅极绝缘层，金属氧化物半导体层，源电极和漏电极；绝缘衬底上依次设置有栅电极，溶液燃烧法制备的栅极绝缘层，金属氧化物半导体层；金属氧化物半导体层上设置有源电极和漏电极；具体步骤包括：a)绝缘衬底的清洗处理；b)制备栅电极；c)表面处理；d）溶液燃烧法制备栅极绝缘层；e)等离子体处理栅极绝缘层；f）制备金属氧化物半导体层；g）源电极和漏电极的制备。本发明提供了一种成本低廉，工艺简单环保，产品性能优越的金属氧化物薄膜晶体管（MOTFT）的制备方法。 | ||
| 搜索关键词： | 一种 等离子体 增强 溶液 燃烧 法制 薄膜晶体管 方法 | ||
【主权项】：
1.一种等离子体增强型溶液燃烧法制备的薄膜晶体管，其特征在于：包括绝缘衬底，栅电极，溶液燃烧法制备的栅极绝缘层，金属氧化物半导体层，源电极和漏电极；所述绝缘衬底上依次设置有栅电极，溶液燃烧法制备的栅极绝缘层，金属氧化物半导体层；所述金属氧化物半导体层上设置有源电极和漏电极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西交利物浦大学，未经西交利物浦大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910559729.5/，转载请声明来源钻瓜专利网。
- 上一篇：一种无Snapback效应逆导IGBT及其制造方法
- 下一篇：半导体装置
- 同类专利
- 一种量子比特电极及其设计方法、量子比特器件-202310968405.3
- 王桂磊;张毅文;孔真真 - 合肥国家实验室;北京超弦存储器研究院;中国科学院微电子研究所
- 2023-08-02 - 2023-10-24 - H01L29/41
- 本发明提供了一种量子比特电极及其设计方法、量子比特器件，该量子比特电极的设计方法通过外延技术生长硅基量子比特外延结构，并对表面进行综合形貌表征，设计一种随不同材料优化的量子比特电极结构与形状，并通过量子比特电极形状与分布进一步改善量子比特器件的总体应力情况，改善量子比特器件温变应变涨落，最终得到一种全新的量子比特电极结构，并利用优化的量子比特电极结构制备硅基量子比特器件，从而为大规模比特扩展提供更为稳定的量子比特器件单元阵列，即从微观上改善量子比特器件的应力涨落，这将对量子比特的操纵有着巨大的意义。
- 半导体装置-202211446144.0
- 南川和生;吉川大辉;安原纪夫;中村和敏 - 株式会社东芝;东芝电子元件及存储装置株式会社
- 2022-11-18 - 2023-09-26 - H01L29/41
- 实施方式提供半导体装置，能够降低接通时的损耗。实施方式的半导体装置具备第一电极、半导体部、第二电极、构造体和绝缘部。半导体部包含设于第一电极之上的p型的第一半导体区域、设于第一半导体区域之上的n型的第二半导体区域、设于第二半导体区域之上的p型的第三半导体区域和设于第三半导体区域之上的n型的第四半导体区域及p型的第五半导体区域。构造体包含栅极部和虚设部，栅极部包含至少一个栅极电极，虚设部包含至少两个虚设电极。栅极部和虚设部交替地配置。对于第二电极，施加第一电位。对于栅极电极，施加比第一电位高的第二电位。对于设于与栅极部相邻的位置的虚设电极，施加比第一电位高的第三电位。
- 晶体管、电子器件及终端设备-202180082957.3
- 乐伶聪;戴淑君;李小刚;胡荟兰;蒋浩;曾畅 - 华为技术有限公司
- 2021-01-29 - 2023-08-15 - H01L29/41
- 本申请提供了一种晶体管、电子器件及终端设备，能够提升晶体管的ESD能力。该晶体管包括沟道、源极、漏极、栅极、设置于沟道两侧的隔离区、位于栅极背离沟道一侧的源场板；其中，源场板与源极电连接，源场板包括主场板和副场板；主场板与栅极部分重叠，主场板的一个侧部越过栅极、并沿沟道向漏极延伸；主场板的第一端沿着垂直沟道的方向，越过沟道进入所述隔离区；副场板处于沟道与隔离区的交界处，自主场板沿着沟道向源极方向延伸。
- 氮化物半导体装置-202180081676.6
- 伊藤范和 - 罗姆股份有限公司
- 2021-10-26 - 2023-08-11 - H01L29/41
- 一种氮化物半导体装置(10)，具有：电子渡越层(16)，其由氮化物半导体构成；电子供给层(18)，其形成在电子渡越层(16)上，并由具有比电子渡越层(16)大的带隙的氮化物半导体构成；栅极层(22)，其形成在电子供给层(18)上，并具有比电子供给层(18)小的带隙，并且由包含受主型杂质的氮化物半导体构成；栅极电极(24)，其形成在栅极层(22)上；源极电极(28)和漏极电极(30)，其与电子供给层(18)相接。受主型杂质包含锌和镁，沿着栅极层(22)的厚度方向的锌的浓度分布与沿着栅极层(22)的厚度方向的镁的浓度分布不同。
- 半导体装置及其制造方法-201810728556.0
- 李家豪;洪章响;马洛宜·库马;廖志成 - 世界先进积体电路股份有限公司
- 2018-07-05 - 2023-08-11 - H01L29/41
- 本发明实施例提供一种半导体装置及其制造方法，其中，该半导体装置包含设置于衬底上的化合物半导体层，以及设置于化合物半导体层上的保护层。源极电极、漏极电极和栅极电极穿过保护层且设置于化合物半导体层上。此半导体装置还包含栅极场板，其连接栅极电极且设置于保护层介于栅极电极与漏极电极之间的部分上。栅极场板具有延伸至保护层中的延伸部。本发明实施例利用栅极场板具有延伸至保护层中的延伸部，其可减缓栅极电极在靠近漏极电极的侧边的电场梯度，以提升半导体装置的击穿电压，进而提升半导体装置的效能。
- 半导体发光元件、半导体发光元件连接构造和半导体发光元件的制造方法-202180071399.0
- 百瀬峻 - 同和电子科技有限公司
- 2021-05-18 - 2023-07-18 - H01L29/41
- 本发明提供即使使用包含Ag的接合材料也能抑制由迁移引起的电极的变色、不发光等不良影响的半导体发光元件和半导体发光元件的制造方法。半导体发光元件具备：p型半导体层；p型电极，其设于p型半导体层上；以及焊盘，其设于p型电极上，p型电极具有：欧姆金属层，其配置于p型半导体层侧；以及势垒层，其包含TiN层，该势垒层配置于比欧姆金属层靠焊盘侧的位置，在将俯视时势垒层的区域中的不同焊盘与势垒层之间的电连接区域重叠的区域定义为表面扩散抑制面的情况下，表面扩散抑制面形成为环状。
- 石墨烯导电薄膜的制备方法、以及薄膜晶体管和显示装置-202110100183.4
- 夏玉明;卓恩宗;余思慧 - 北海惠科光电技术有限公司;惠科股份有限公司
- 2021-01-25 - 2023-06-27 - H01L29/41
- 本发明公开一种石墨烯导电薄膜的制备方法、以及薄膜晶体管和显示装置，其中，石墨烯导电薄膜的制备方法包括以下步骤：采用原子层沉积技术在介孔二氧化硅的孔道的内壁面上沉积金属催化层；将沉积金属催化层后的介孔二氧化硅分散在第一有机溶剂中，得到分散液，将分散液制成薄膜；以薄膜为模板，采用化学气相沉积工艺制备石墨烯纳米线，并去除薄膜，得到石墨烯纳米线；将石墨烯纳米线分散至第二有机溶剂中，得到成膜液，将成膜液涂设于基板的表面，得到石墨烯导电薄膜。本发明提供的制备方法，通过原料的选择和步骤的设计，并充分结合不同工艺的优势，使制得的石墨烯导电薄膜的导电性、透明度和物理性能优良，且适合大规模生产。
- 半导体器件及其制造方法-201810033460.2
- 金钟寿 - 三星电子株式会社
- 2018-01-12 - 2023-05-02 - H01L29/41
- 一种半导体器件包括衬底和在衬底上形成的第一源极/漏极区。所述半导体器件还包括在第一源极/漏极区上形成的沟道以及在所述沟道上形成的第二源极/漏极区。所述半导体器件还包括在所述沟道的外表面上形成的栅电极以及在所述衬底上形成的金属焊盘。所述金属焊盘的上表面的高度与所述栅电极的上表面的长度相同。
- 具有载流电极和导电元件的半导体装置及其制造方法-202211068430.8
- 菲利普·雷诺;贝恩哈德·格罗特;布鲁斯·麦克雷·格林 - 恩智浦美国有限公司
- 2022-09-01 - 2023-04-18 - H01L29/41
- 一种半导体装置的实施例包括半导体衬底、第一介电层、形成于所述半导体衬底上方的第一载流电极和第二载流电极。所述第一载流电极和所述第二载流电极包括形成于所述第一介电层中形成的第一开口内的第一导电层。控制电极形成于所述半导体衬底上方，处于所述第一载流电极与所述第二载流电极之间。包括所述第一导电层的第一导电元件形成于所述第一介电层上方、邻近所述控制电极并且处于所述控制电极与所述第二载流电极之间。
- 一种等离子体增强型溶液燃烧法制备的薄膜晶体管及方法-201910559729.5
- 刘启晗;赵春;赵策洲;杨莉 - 西交利物浦大学
- 2019-06-26 - 2023-04-11 - H01L29/41
- 本发明公开了一种等离子体增强型溶液燃烧法制备的薄膜晶体管及方法，包括绝缘衬底，栅电极，溶液燃烧法制备的栅极绝缘层，金属氧化物半导体层，源电极和漏电极；绝缘衬底上依次设置有栅电极，溶液燃烧法制备的栅极绝缘层，金属氧化物半导体层；金属氧化物半导体层上设置有源电极和漏电极；具体步骤包括：a)绝缘衬底的清洗处理；b)制备栅电极；c)表面处理；d）溶液燃烧法制备栅极绝缘层；e)等离子体处理栅极绝缘层；f）制备金属氧化物半导体层；g）源电极和漏电极的制备。本发明提供了一种成本低廉，工艺简单环保，产品性能优越的金属氧化物薄膜晶体管（MOTFT）的制备方法。
- 半导体器件及用于制造半导体器件的方法-202211183593.0
- 登尾正人;加藤良隆;远藤刚 - 株式会社电装;丰田自动车株式会社;未来瞻科技株式会社
- 2022-09-27 - 2023-03-31 - H01L29/41
- 一种半导体器件包括：具有半导体元件和表面电极的有源区，表面电极由布线电极材料提供，并且在与所述半导体芯片的表面相邻的一侧上连接到所述半导体元件；和焊盘设置区，其具有由布线电极材料提供的焊盘。焊盘设置区在垂直于半导体芯片表面的方向上与有源区重叠。在焊盘设置区与有源区重叠的部分，焊盘通过隔离绝缘膜布置在表面电极上，使布线电极材料为两层，以提供双层布线电极结构。在有源区不与焊盘设置区重叠的部分，表面电极具有由单层布线电极材料组成的单层布线电极结构。
- 一种薄膜晶体管及其制作方法、柔性基板和显示装置-201910121231.0
- 闫华杰;黄清雨;刘暾;李晓虎;焦志强 - 京东方科技集团股份有限公司
- 2019-02-19 - 2023-03-28 - H01L29/41
- 本发明公开了一种薄膜晶体管及其制作方法、柔性基板和显示装置，所述薄膜晶体管包括有源层；栅极；源漏极；以及电连接所述有源层和源漏极的通孔，所述栅极包含第一有机材料；和/或所述通孔包含第二有机材料。本发明提供的实施例通过采用包括有机材料的栅极和通孔，能够在弯折过程中承受应力，避免所述薄膜晶体管在弯折过程中导致的断裂风险，有效提高薄膜晶体管的性能。
- 一种功率半导体器件、逆变器模组以及电子设备-202211404413.7
- 吴传贵;朱代磊;帅垚;罗文博 - 电子科技大学
- 2022-11-10 - 2023-01-03 - H01L29/41
- 本申请涉及提供一种功率半导体器件、逆变器模组以及电子设备，用于解决现有技术中功率半导体器件制备成本高、导通电阻大的技术问题。该器件结构包括：衬底；下电极，设置在所述衬底上；半导体单晶种子层，设置在所述下电极层上；半导体外延层，设置在所述半导体单晶种子层上；功率器件主体功能层，设置在所述半导体外延层上；电极引出部，与所述下电极连接，以引出所述下电极。
- 全环绕闸极垂直贯穿式晶体管及其制备方法-202110070630.6
- 詹智颖 - 泉芯集成电路制造(济南)有限公司
- 2021-01-19 - 2022-11-25 - H01L29/41
- 本发明的实施例提供了一种全环绕闸极垂直贯穿式晶体管及其制备方法，涉及半导体技术领域。全环绕闸极垂直贯穿式晶体管包括基底、器件单元和闸极，其中，至少两个器件单元依次重叠设置在基底上，器件单元上开设有垂直于基底的过孔，过孔贯穿全部器件单元；闸极设置在过孔内、并与全部器件单元连接。这样，通过在多个重叠设置的器件单元上开设贯穿的过孔，并在过孔内一次性形成闸极，使闸极与全部器件单元连接，相当于全部器件单元共用一个闸极，或者说，闸极的某一段即可对一个器件单元进行控制，整个闸极可以控制多个器件单元，使闸极一次性形成，闸极上各个部位受到的负载相同，各个器件单元之间不会存在明显的电性差异。
- 半导体装置及其形成方法-201811061853.0
- 游佳达;王圣祯;吕伟元;郭建亿;舒丽丽;杨丰诚;陈燕铭;杨世海 - 台湾积体电路制造股份有限公司
- 2018-09-12 - 2022-11-25 - H01L29/41
- 本发明的一些实施例提供半导体装置及其形成方法。上述半导体装置包含由基底延伸的鳍片及设置于鳍片上的栅极结构。栅极结构包含位于鳍片上的栅极介电层、位于栅极介电层上的栅极电极、及沿着栅极电极的侧壁而形成的侧壁间隙物。上述半导体装置还包含形成于鳍片内且与栅极结构相邻的U型凹陷部。上述半导体装置进一步包含第一源/漏极层，其共形地形成在U型凹陷部的表面上。至少一部分的第一源/漏极层在相邻的栅极结构下方延伸。此外，上述半导体装置包含形成在第一源/漏极层上的第二源/漏极层。第一源/漏极层及第二源/漏极层的至少一者包括As。
- 一种氮化镓微波整流肖特基二极管及制备方法-202011324390.X
- 李杨;敖金平 - 宁波铼微半导体有限公司
- 2020-11-23 - 2022-10-11 - H01L29/41
- 本发明涉及一种氮化镓微波整流肖特基二极管及制备方法，该肖特基二极管包括：肖特基阳极，肖特基阳极包括至少两个并列的指型结构及至少一个肖特基金属连接部，相邻两个指型结构的同一侧端部通过肖特基金属连接部相连接，指型结构和肖特基金属连接部共同构成肖特基结。该二极管的肖特基阳极采用肖特基金属连接部将独立的指型结构连接，可以平衡指型结构之间的电位，降低了二极管的电阻；由于多个肖特基金属连接部引入多个馈电点，多个馈电点的引入降低了二极管的电阻，采用多个指型结构可以在电阻保持不变的情况下缩小阳极面积，从而降低了二极管结电容；进而二极管的串联电阻和结电容都得到了改善，使得二极管更适合在微波频段使用。
- 薄膜晶体管及其制备方法、阵列基板、显示装置-201910579865.0
- 朱夏明 - 京东方科技集团股份有限公司
- 2019-06-28 - 2022-08-26 - H01L29/41
- 本发明提供一种薄膜晶体管及其制备方法、阵列基板、显示装置，属于显示技术领域，其可解决现有的薄膜晶体管容易因为弯折而产生裂纹或者断裂的问题。本发明的薄膜晶体管，包括：基底和设于所述基底上的有源层，所述有源层背离所述基底的表面上设有凹槽。
- 一种薄膜晶体管以及显示面板-201810145173.0
- 宋先保;陈天佑;胡君文;苏君海;李建华 - 信利（惠州）智能显示有限公司
- 2018-02-12 - 2022-07-12 - H01L29/41
- 本发明涉及一种薄膜晶体管以及采用上述薄膜晶体管的显示面板，源/漏极层、有源层、栅极层、电容层以及多个绝缘层，有源层设置于源/漏极层和栅极层之间，储能层设置于栅极层远离有源层的一侧，源/漏极层、有源层、栅极层以及电容层两两之间分别设置有一所述绝缘层。采用上述薄膜晶体管，将第一扫描线、第二扫描线以及信号接收线与栅极层制作于同一层，使得触控传感器的信号接收线与栅极层共用同层金属，省去了单独制作用于设置信号接收线的层级；第一数据线、第二数据线以及信号驱动线与源/漏极层制作于同一层，使得触控传感器的信号驱动线与源/漏极层共用同层金属。这样，显示面板上无需单独设置触控电路，降低了显示面板的厚度。
- 具有氢阻挡层的薄膜晶体管和包括该薄膜晶体管的显示设备-201810567638.1
- 任曙延;李禧成;金昇鎭;金圣起 - 乐金显示有限公司
- 2018-06-05 - 2022-06-28 - H01L29/41
- 公开一种薄膜晶体管。薄膜晶体管包括：设置在基板上的氧化物半导体层；在与氧化物半导体层隔离的状态下与氧化物半导体层的至少一部分重叠的栅极电极；连接至氧化物半导体层的源极电极；和以与源极电极间隔开的状态连接至氧化物半导体层的漏极电极，其中所述氧化物半导体层包括设置在基板上的第一子层、设置在第一子层上的第二子层和设置在第二子层上的第三子层，第二子层具有比第一子层和第三子层大的电阻以及比第一子层和第三子层低的载流子浓度，第一子层具有比第二子层和第三子层高的氢浓度，第一子层和第二子层的每一个具有结晶度。
- 具有叉指型电极的半导体器件-201710975501.5
- 李湛明;傅玥;吴卫东;刘雁飞 - 苏州量芯微半导体有限公司
- 2017-10-16 - 2022-06-21 - H01L29/41
- 公开了具有叉指型电极的半导体器件，该半导体器件包括漏级、源极以及多个叉指型电极，多个叉指型电极中的每一个叉指型电极具有分别连接到漏级基底和源极基底的两个交叉的叉指，多个叉指型电极中的任意两个叉指型电极之间具有至少一个半导体导电区域，其中，叉指型是非对称形状并且叉指型的指尖是非直线形状。采用本发明的叉指电极能够使得电流或功率在整个芯片表面均匀分布，并且本发明的叉指电极具有宽度可变的电极基底，从而实现了有效控制金属上的流量分布并能够很好的控制芯片规模。
- 半导体器件及其制造方法及包括该器件的电子设备-201910108675.0
- 朱慧珑 - 中国科学院微电子研究所
- 2019-02-03 - 2022-04-01 - H01L29/41
- 公开了一种半导体器件及其制造方法及包括该器件的电子设备。半导体器件包括：衬底；依次叠置在衬底上且彼此邻接的第一源/漏区、沟道区和第二源/漏区，围绕沟道区的外周形成有栅堆叠；其中，栅堆叠包括各自以不同的阈值电压对不同的沟道层部分进行控制的多个栅电极，沟道层包括在多个栅电极控制下能够形成反型层的半导体层。
- 半导体器件及其制备方法-202111495382.6
- 于绍欣 - 广州粤芯半导体技术有限公司
- 2021-12-09 - 2022-01-07 - H01L29/41
- 本发明提供了一种半导体器件及其制备方法，包括：衬底；沟道区和漂移区，位于所述衬底内；源区和漏区，分别位于所述沟道区和所述漂移区内；栅极结构，位于所述源区和所述漏区之间的所述衬底上；场板，位于所述漂移区的部分表面上，且所述栅极多晶硅覆盖所述场板的部分宽度；层间介质层，具有贯穿的源极插塞、转移插塞和漏极插塞，分别与所述源区、所述场板和所述漏区电性连接；金属布线层，包括第一金属图案和第二金属图案，所述第一金属图案与所述源极插塞和所述转移插塞电性连接，所述第二金属图案与所述漏极插塞电性连接。本发明能够提高半导体器件的耐压，且不会形成较大的导通电阻，从而提高半导体器件的电性能。
- 一种半导体器件的电极结构及半导体器件-202120177394.3
- 王勇;林鑫;张灿秋 - 厦门市三安集成电路有限公司
- 2021-01-22 - 2021-11-02 - H01L29/41
- 本实用新型公开了一种半导体器件的电极结构及半导体器件，包括形成于外延层上表面的第一电极层、形成于第一电极层上且厚度大于第一电极层的第二电极层，还具有包裹第一电极层和第二电极层的黏合层、依序形成于黏合层上方的钝化层和平坦层，其中，第二电极层上部具有依次贯穿黏合层、钝化层和平坦层的引线开口；较软的铝制第一电极层与硬质氮化硅钝化层之间增加钛黏合层，提高了二者之间的黏合性，并且钛本身硬度大于铝，其包裹第一电极层可以一定程度上限制第一电极层受压力变形，钛黏合层外再包裹一层质地更硬且耐腐蚀的氧化铝，在进一步提升第一电极层抗压力性能的同时，提高第一电极层的抗腐蚀能力，最终提升半导体器件的稳定性和使用寿命。
- 具有通过鳍状桥接区耦合的垂直堆叠的纳米片的晶体管沟道-202080016933.3
- 谢瑞龙;J.弗鲁吉尔;C.朴;E.诺瓦克;亓屹;程慷果;N.罗贝特 - 国际商业机器公司
- 2020-02-24 - 2021-10-12 - H01L29/41
- 本发明的实施例涉及用于提供新颖的场效应晶体管(FET)架构的技术，该FET架构包括中心鳍状物区和一个或多个垂直堆叠的纳米片。在本发明的非限制性实施例中，在衬底上形成纳米片堆叠。纳米片堆叠可以包括一个或多个第一半导体层和一个或多个第一牺牲层。通过去除一个或多个第一半导体层和一个或多个第一牺牲层的一部分来形成沟槽。所述沟槽暴露所述一个或多个第一牺牲层中的最底部牺牲层的表面。所述沟槽可填充有一或多个第二半导体层和一或多个第二牺牲层，使得所述一或多个第二半导体层中的每一个与所述一或多个第一半导体层中的一个的侧壁接触。
- 高功率GaN器件与结构-201810085076.7
- 李湛明;傅玥;吴伟东;刘雁飞 - 苏州量芯微半导体有限公司
- 2018-01-29 - 2021-10-08 - H01L29/41
- 本发明描述了具有良好功率操控和散热性能的半导体器件和结构。本发明适用于GaN材料领域。器件可以是分立的方形或菱形芯片，在这些芯片的角落上有电极接线端、锥形电极基底和相互交叉的电极指。器件矩阵结构为在衬底上由数个芯片以具有相互交叉电路的矩阵构型排列而成。器件点阵结构以包含多个分立器件的单位原胞为基础建立，这些单位原胞按照几何结构周期性地贴焊在芯片上。同时，本发明也描述了实现这种半导体器件和结构的方法。
- 压接型半导体装置-201980089339.4
- 冈田纯;本宫哲男;田口和则 - 三菱电机株式会社
- 2019-01-23 - 2021-08-31 - H01L29/41
- 本发明的目的在于提高压接型半导体装置的制造性。本发明的压接型半导体装置具有：半导体芯片(3)，其具有第1主面以及与第1主面相对的面即第2主面，在第1主面具有保护环和栅极信号输入输出部；第1外部电极(1)，其形成于半导体芯片(3)的第1主面侧；导通图案(12)，其形成于第1外部电极(1)之上；触针(10)，其将栅极信号输入输出部与导通图案(12)进行连接；板状电极(4)，其设置于半导体芯片(3)的第2主面之上；碟形弹簧(7)，其设置于板状电极(4)之上；以及第2外部电极(8)，其设置于碟形弹簧(7)之上，与第1外部电极(1)一起夹着半导体芯片(3)。
- 半导体装置-201610669304.6
- 闵宣基;柳庚玟;姜尚求 - 三星电子株式会社
- 2016-08-15 - 2021-08-27 - H01L29/41
- 提供了一种使用混合层间绝缘膜能够调整栅电极和栅极间隔件的轮廓的半导体装置。所述半导体装置包括：栅电极，位于基底上；栅极间隔件，位于栅电极的侧壁上并包括上部和下部；下层间绝缘膜，位于基底上，并与栅极间隔件的下部叠置；以及上层间绝缘膜，位于下层间绝缘膜上并与栅极间隔件的上部叠置，其中，下层间绝缘膜不置于上层间绝缘膜与栅极间隔件的上部之间。
- 三维锗及锗硅垂直沟道晶体管的制备方法-201910586222.9
- 赵毅;魏娜;陈冰 - 浙江大学
- 2019-07-01 - 2021-08-24 - H01L29/41
- 本发明公开了三维锗及锗硅垂直沟道晶体管的制备方法，锗及锗硅垂直沟道晶体管基于积累模式工作，其结构包括三部分：垂直沟道、环绕型栅极和源漏，其中，垂直沟道采用锗纳米柱或垂直环形纳米薄膜，垂直环形纳米薄膜选自锗或锗硅，栅极环绕在垂直沟道四周，栅极层上下的隔离氧化物位置定义晶体管的源漏结构。该方法可应用于三维锗或锗硅垂直沟道阻变晶体管的制备，以及三维阻变晶体管NAND型阵列的制备。本发明可有效增大集成密度、缩小芯片面积、降低制备成本、降低功耗，本发明与标准CMOS工艺兼容，且可应用于NAND闪存的制备。
- 具有双向电平传输的凹槽型漏极结构的MOSFET器件-201811081510.0
- 李泽宏;胡汶金;欧阳钢;任敏;高巍;张金平;张波 - 电子科技大学
- 2018-09-17 - 2021-08-17 - H01L29/41
- 本发明提供一种具有双向电平传输的凹槽型漏极结构的MOSFET器件，包括：p型衬底、p型外延层、n型漂移层、p型体区、凹槽第一漏极、第一漏极N+注入区、凹槽第二漏极、第二漏极N+注入区、凹槽栅极、栅氧介质层、p型轻掺杂第一RESURF区以及p型轻掺杂第二RESURF区；本发明实现了MOSFET的完全对称结构，在保证一定的栅极和漏极沟槽深度的前提下，器件可以实现双向电平传输，减少利用电路进行双向电平传输时带来的不可避免的损耗；利用凹槽技术，改善器件的栅控能力，同时可减小载流子的传输距离降低导通电阻，提高了器件的可靠性；利用RESURF技术，保证了表面击穿电场的提高，同时也可降低器件导通电阻，进一步提高了器件的可靠性。
- 电路以及电气装置-201980083462.5
- 稻田正树 - 京瓷株式会社
- 2019-12-23 - 2021-07-23 - H01L29/41
- 电路具有：输出电流信号的传感器元件(S1)、与传感器元件连接的肖特基势垒二极管(D1)、以及将栅极电极连接于传感器元件与肖特基势垒二极管的连接点的电压驱动的晶体管(T1)，肖特基势垒二极管在形成肖特基结(SB)的金属层(1)与半导体层(2)之间的一部分的区域具有绝缘体层(3)。通过绝缘体层(3)，可流过反向的隧道电流。
- 专利分类
