[发明专利]半导体存储装置有效
| 申请号： | 201910395893.7 | 申请日： | 2019-05-13 |
| 公开（公告）号： | CN110875323B | 公开（公告）日： | 2023-06-09 |
| 发明（设计）人： | 小林茂树;鬼头杰;内山泰宏 | 申请（专利权）人： | 铠侠股份有限公司 |
| 主分类号： | H10B41/00 | 分类号： | H10B41/00;H10B41/30;H10B43/00;H10B43/30 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 杨林勳 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 实施方式提供容易高集成化的半导体存储装置。实施方式的半导体存储装置具备第1导电层、第1绝缘层、第1半导体层、第2半导体层、第1接触电极、第2接触电极。第1导电层在第1方向延伸。第1绝缘膜在第1方向延伸，在与第1方向交叉的第2方向与第1导电层并排。第1半导体层与第1导电层对向，在与第1方向及第2方向交叉的第3方向延伸。第2半导体层与第1导电层对向，在第3方向延伸，第2方向的位置与第1半导体层不同。第1接触电极连接于第1半导体层。第2接触电极连接于第2半导体层。在第1方向及第2方向延伸的第1截面中，第1半导体层的外周面由第1导电层遍及全周地包围，第2半导体层的外周面由第1导电层及第1绝缘层包围。 | ||
| 搜索关键词： | 半导体 存储 装置 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于铠侠股份有限公司，未经铠侠股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910395893.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 存储器结构及其制造方法-202010206400.3
- 江长明;黄宣榕;许哲睿;刘鍊尘 - 华邦电子股份有限公司
- 2020-03-23 - 2023-10-27 - H10B41/00
- 本发明提供了一种存储器结构及其制造方法。一些实施例的存储器结构包括衬底、位于衬底上的穿隧介电层以及位于穿隧介电层上的浮置栅极，其中衬底包含的源极区域和漏极区域分别位于浮置栅极的相对两侧。一些实施例的存储器结构还包括位于浮置栅极上的栅间介电层，以及位于栅间介电层上的控制栅极。一些实施例的存储器结构还包括埋置于浮置栅极内的一掺杂区，且此掺杂区的侧壁暴露于浮置栅极的侧壁，其中掺杂区与栅间介电层彼此相隔开。
- 半导体结构以及其形成方法-202010084404.9
- 许哲睿;吕俊昇;童盈辅;晏懋昌;彭琬瑜 - 华邦电子股份有限公司
- 2020-02-10 - 2023-09-26 - H10B41/00
- 本发明提供一种半导体结构以及其形成方法，该半导体结构的形成方法包含以下步骤：提供衬底；形成堆叠结构于衬底上；形成阻障层于堆叠结构的侧壁上；形成第一介电层覆盖阻障层以及堆叠结构；移除第一介电层的一部分以暴露出堆叠结构的上部；形成金属层覆盖堆叠结构以及第一介电层；实行退火工艺使金属层与堆叠结构反应，以于堆叠结构的上部形成金属硅化物层；移除金属层的未反应部分；移除阻障层的一部分，以于阻障层的上方形成凹陷；以及形成第二介电层覆盖金属硅化物层以及第一介电层，以于堆叠结构的两侧形成空气间隙，藉此降低导电材料残留造成字元线短路的风险。
- 半导体存储器以及半导体存储器的制造方法-201710859188.9
- 村田伸一 - 拉碧斯半导体株式会社
- 2017-09-21 - 2023-08-29 - H10B41/00
- 本发明提供不容易产生浓度比较高的p型区域与n型区域重叠的区域的半导体存储器及其制造方法。存储单元(10)具有第一电容器(20)、第二电容器(30)以及晶体管(40)。第一电容器(20)具有设置在n阱(21)的表面的第一导电层(27)、设置在n阱(21)的表层部的n型扩散层(22a、22b)以及在n阱(21)的表层部与第一导电层(27)邻接且与n型扩散层(22a、22b)分离地设置的p型扩散层(24)。第二电容器(30)具有设置在n阱(31)的表面的第二导电层(37)、设置在n阱(31)的表层部的n型扩散层(32a、32b)以及在n阱(31)的表层部与第二导电层(37)邻接且与n型扩散层(32a、32b)分离地设置的p型扩散层(34)。
- 半导体装置-201811573030.6
- 宿口泰弘;藤井孝 - 瑞萨电子株式会社
- 2018-12-21 - 2023-08-15 - H10B41/00
- 提供了一种半导体装置，其中可以减少由单元功能改变引起的影响。该半导体装置包括使用基本单元设计的功能单元，该基本单元包括设置在半导体基底的主表面上并且具有预定图案的第一布线层，以及设置在第一布线层上并且具有预定图案的第二布线层。功能单元与通过在设计阶段改变第二布线层的图案而被修改为具有预定功能的基本单元相对应。功能单元具有第一布局和第二布局，该第一布局和第二布局在与主表面平行的平面中在一个方向上并置设置。通过将属于第一布局和第二布局的相应的第二布线层的导线耦合在一起，来为功能单元提供预定功能。
- 闪存存储器及其制造、使用方法-202010764706.0
- 王哲献;于涛易 - 上海华虹宏力半导体制造有限公司
- 2020-07-30 - 2023-07-18 - H10B41/00
- 本发明提供的一种闪存存储器及其制造方法、操作方法，闪存存储器包括至少两个间隔设置的闪存单元组，闪存单元组中位于连接区的相邻字线之间设有横跨相邻字线间区域的第一控制栅，从而使相邻字线间用于电连接的控制栅无间距，且在闪存单元组的连接区中，位于边缘字线外侧的第二控制栅沿字线的延伸方向并远离器件区的端部至少部分突出第一侧墙，以提高闪存存储器的集成度。在编程操作时，对其中之一的闪存单元编程时，对第一控制栅两侧的字线其中之一施加小于零的电压，以减小编程过程中的干扰，在擦除操作时，对同一闪存单元组内的所有字线施加相同电压，以及对所有第一控制栅和第二控制栅施加相同电压，以对同时擦除所有闪存单元，提升工作效率。
- 制造半导体器件的方法-201710560757.X
- 山越英明;桥本孝司;阿部真一郎;大水祐人 - 瑞萨电子株式会社
- 2017-07-11 - 2023-07-18 - H10B41/00
- 提供一种制造半导体器件的方法，实现了半导体器件的稳定性的提高。得到以下结构：在位于存储区中的半导体衬底上方形成用于存储元件的栅绝缘膜的第一绝缘膜，在位于较低击穿电压MISFET形成区中的半导体衬底上方形成用于较低击穿电压MISFET的栅绝缘膜的第二绝缘膜和在位于较高击穿电压MISFET形成区中的半导体衬底上方形成用于较高击穿电压MISFET的栅绝缘膜的第三绝缘膜。随后形成用于栅电极的膜，然后对膜进行图案化，以形成存储元件、较低击穿电压MISFET和较高击穿电压MISFET的相应栅电极。在形成第一绝缘膜的步骤之后，执行形成第二绝缘膜的步骤。在形成第一绝缘膜的步骤之前，执行形成第三绝缘膜的步骤。
- 存储器件的制作方法-202110690553.4
- 施洋 - 上海华虹宏力半导体制造有限公司
- 2021-06-22 - 2023-07-04 - H10B41/00
- 本申请公开了一种存储器件的制作方法，包括：在栅氧层上形成控制栅多晶硅层，栅氧层形成于衬底上，衬底的有源区的周侧形成有环绕的STI结构；在控制栅多晶硅层上形成ONO；在所述ONO上形成浮栅多晶硅层；通过光刻工艺进行刻蚀，去除目标区域的控制栅多晶硅层、ONO和浮栅多晶硅层，剩余的控制栅多晶硅层形成存储器件的控制栅，剩余的浮栅多晶硅层形成存储器件的浮栅；进行各向同性的回刻蚀，去除STI结构侧面的氮氧化硅残留。本申请在进行ONO刻蚀后，通过回刻蚀去除STI结构侧面的氮氧化硅残留，降低了器件的漏电现象，提高了了器件的可靠性。
- 用于形成包括存储器单元串的存储器阵列的方法-202211662619.X
- 陈洁薇;J·D·格林利;M·K·拉玛萨哈亚米;N·M·洛梅利 - 美光科技公司
- 2022-12-23 - 2023-06-30 - H10B41/00
- 一种用于形成包括存储器单元串的存储器阵列的方法包括形成存储器块，所述存储器块个别地包括包含交替的绝缘层级与导电层级的竖直堆叠。沟道材料串延伸穿过所述绝缘层级及所述导电层级。水平伸长的沟槽位于横向紧邻的存储器块之间。导体材料在所述沟槽的侧壁中且横向地在所述导电层级及所述绝缘层级之上竖向地沿着所述侧壁延伸，并且将个别所述导电层级的导电材料直接电耦合在一起。将所述导体材料暴露于氧化条件下，以横向地在个别所述绝缘层级之上形成横向穿过所述导体材料的绝缘氧化物，以将所述个别导电层级的所述导电材料分开而使其不通过所述导体材料直接电耦合在一起。揭示额外实施例。
- 分裂栅非易失性存储器件及其制造方法-202310112923.5
- 陈耿川 - 芯合半导体有限公司
- 2023-02-14 - 2023-06-23 - H10B41/00
- 本发明公开了一种非易失性存储器及其制造方法。所述非易失性存储器的浮栅结构具有第一尖锐部和第二尖锐部，浮栅结构的侧面和浮栅结构的部分顶面所形成的拐角未被控制栅结构覆盖。拐角连接在第一尖锐部和第二尖锐部的一端之间。擦除栅结构的隧穿介电层覆盖第一尖锐部、第二尖锐部和拐角的尖端。
- 一种兼容半浮栅器件和逻辑器件的制备方法-202310175057.4
- 刘珩;张萌;冷江华;关天鹏 - 上海华力集成电路制造有限公司
- 2023-02-27 - 2023-06-23 - H10B41/00
- 本申请提供一种兼容半浮栅器件和逻辑器件的制备方法，包括：提供的衬底包括半浮栅器件区域和逻辑器件区域，衬底中形成有多个浅沟槽隔离结构，在衬底上形成一保护层；去除位于半浮栅器件区域的保护层；在半浮栅器件区域的衬底中形成多个凹槽；在半浮栅器件区域的衬底和凹槽的内壁上形成栅极介质层；刻蚀栅极介质层以露出部分衬底，形成接触窗口；在半浮栅器件区域形成半浮栅结构，其通过接触窗口与衬底直接接触；去除保护层；在衬底上形成多个牺牲栅极结构，位于半浮栅器件区域的牺牲栅极结构覆盖半浮栅结构的两侧侧壁和部分顶部；刻蚀露出的半浮栅结构的中间部分，直至露出凹槽之间的衬底。形成半浮栅结构的过程不会改变逻辑器件区域的形貌。
- 半导体存储装置-201910395893.7
- 小林茂树;鬼头杰;内山泰宏 - 铠侠股份有限公司
- 2019-05-13 - 2023-06-09 - H10B41/00
- 实施方式提供容易高集成化的半导体存储装置。实施方式的半导体存储装置具备第1导电层、第1绝缘层、第1半导体层、第2半导体层、第1接触电极、第2接触电极。第1导电层在第1方向延伸。第1绝缘膜在第1方向延伸，在与第1方向交叉的第2方向与第1导电层并排。第1半导体层与第1导电层对向，在与第1方向及第2方向交叉的第3方向延伸。第2半导体层与第1导电层对向，在第3方向延伸，第2方向的位置与第1半导体层不同。第1接触电极连接于第1半导体层。第2接触电极连接于第2半导体层。在第1方向及第2方向延伸的第1截面中，第1半导体层的外周面由第1导电层遍及全周地包围，第2半导体层的外周面由第1导电层及第1绝缘层包围。
- NORD闪存存储器的制造方法-202310181804.5
- 曹启鹏;付博;王卉 - 上海华虹宏力半导体制造有限公司
- 2023-02-28 - 2023-06-06 - H10B41/00
- 本发明提供一种NORD闪存存储器的制造方法，包括：提供衬底；在第一开口的侧壁形成侧墙结构，并以利用侧墙结构及图形化的掩模层蚀刻控制栅材料层、栅间介质层、浮栅材料层以形成第二开口；利用第二开口，采用干法蚀刻去除浮栅氧化层的至少一半厚度；采用湿法蚀刻去除剩余的浮栅氧化层以形成暴露衬底；第二开口内依次形成隧穿氧化层及字线；在衬底上形成存储单元。在本发明中，通过干法蚀刻去除至少一半厚度的浮栅氧化层，以均匀蚀刻第二开口底部的浮栅氧化层，再利用较短时间的湿法蚀刻去除剩余的浮栅氧化层以减小对衬底的影响，并清洗第二开口，从而在第二开口内形成形貌较佳的隧穿氧化层及字线，防止衬底中的有源区与字线短路。
- 闪存结构及其制作方法-202310089450.1
- 曹子贵 - 上海华虹宏力半导体制造有限公司
- 2023-01-31 - 2023-06-06 - H10B41/00
- 本发明提供一种闪存结构及其制作方法，包括：在衬底上形成栅氧层和浮栅多晶硅层后，在隔离结构制作前形成包裹浮栅多晶硅层的氮化硅牺牲层，并在在隔离结构制作后去除氮化硅牺牲层，在浮栅多晶硅层和隔离结构之间形成间隙，进而后续形成的栅间介质层和控制栅多晶硅层依次覆盖浮栅多晶硅层并填充间隙，使控制栅多晶硅层包裹使浮栅多晶硅层，增加控制栅和浮栅的表面重叠面积，提高控制栅和浮栅的耦合电容，从而提升闪存器件的编程效率。进一步的，在浮栅多晶硅层和隔离结构之间形成的牺牲层，相当于一道氮化硅侧墙，避免浮栅在STI形成线性氧化层时被氧化，消除浮栅的Smiling效应。
- 闪存器件的制造方法-202310046120.4
- 张连宝;杨辉 - 上海华虹宏力半导体制造有限公司
- 2023-01-31 - 2023-05-09 - H10B41/00
- 本发明提供了一种闪存器件的制造方法，以图案化的硬掩模层为掩膜刻蚀所述图案化的硬掩模层下方的浮栅层和衬底，以形成隔离沟槽；进行第一灰化工艺及湿法清洗工艺，去除刻蚀工艺中产生的副产物；在所述浮栅层的靠近所述隔离沟槽一侧的侧壁形成隔离层；以及，在所述隔离沟槽内填充形成介质层。本发明通过在浮栅层的侧壁上形成隔离层，阻止磷析出，从而减少或避免浮栅层中因析出的磷与刻蚀过程中的副产物反应而产生的凹陷及杂质微粒，进而改善浮栅层的刻蚀效果以及闪存器件的形貌，避免所述闪存器件失效。
- 闪存器件及其制备方法-202310046121.9
- 汤志林;付永琴;王卉;曹子贵 - 上海华虹宏力半导体制造有限公司
- 2023-01-31 - 2023-05-09 - H10B41/00
- 本发明提供了一种闪存器件及其制备方法，应用于半导体技术领域。在本发明提供的闪存器件的制备方法中，其是先增厚覆盖在浮栅层上的浮栅介质层的厚度，之后在对其进行研磨工艺，实现先通过保证与后续形成的浮栅侧墙FGSP1高度一致的浮栅介质层的厚度符合设计要求，即先消除由于浮栅介质层的高度差所造成的浮栅侧墙FGSP1的高度下降的问题，然后再在凹槽中填充源极材料层之后，先对其进行研磨然后在对其进行回刻蚀，从而保证了即使在源极材料层的研磨时间较长也不会造成浮栅侧墙FGSP1的高度下降所最终引起的分栅快闪存储器编程串扰失效的问题。
- 存储器件及其制作方法-202310092488.4
- 夏鹏;高超;卞仙 - 上海华虹宏力半导体制造有限公司
- 2023-01-31 - 2023-05-05 - H10B41/00
- 本发明提供一种存储器件及其制作方法，在栅极刻蚀工艺中省略硬掩膜层的沉积，并通过更换栅极光刻过程中采用的光阻类型，增加光阻的厚度，优化栅极刻蚀工艺的参数，在保证存储器件性能不变的情况下，节省一道硬掩膜层沉积工艺，节约生产成本。进一步的，本发明在栅极刻蚀工艺中省略硬掩膜层沉积，可以使外围电路区域中的栅极的边界与存储单元区域的边界重合，减少存储单元阵列周围的STI宽度，有效减少存储单元阵列的面积，增加平台产品的竞争力。
- 半导体器件的制造方法以及存储器的制造方法-202211099471.3
- 杨号号 - 仲联半导体（上海）有限公司;至讯创新科技（无锡）有限公司
- 2022-09-08 - 2023-05-05 - H10B41/00
- 本发明公开了一种半导体器件的制造方法以及存储器的制造方法，该方法包括：提供半导体衬底；在半导体衬底上形成绝缘层；绝缘层上形成多个栅极结构；在相邻的栅极结构的侧壁，以及被暴露的绝缘层上形成刻蚀阻挡层；对相邻的栅极结构之间空隙处的绝缘层以及半导体衬底进行干法刻蚀，形成多个沟槽；对沟槽的表面进行湿法刻蚀，在沟槽的侧壁和底部形成氧化层；形成向下延伸至半导体衬底中的浅沟槽隔离结构；对栅极结构上的栅介质层以及栅极结构中的部分硬掩膜层进行化学机械研磨，以露出栅极结构；回蚀刻去除浅沟槽隔离结构中的部分栅介质层，以露出栅极结构的部分侧壁。该方法可以改善现有二维存储器制造过程造成的栅极结构的侧壁损伤问题。
- 一种单层多晶硅存储器及其操作方法-202310023285.X
- 高瑞彬;许军;李真 - 苏州贝克微电子股份有限公司;清华大学
- 2023-01-09 - 2023-04-14 - H10B41/00
- 本发明提供一种单层多晶硅存储器及其操作方法，存储器包括：第一晶体管和控制管。第一晶体管包括：第一阱区，接出第一连接端；第一栅极层，位于第一阱区上；第一漏区，位于第一栅极层的一侧且延伸至部分第一栅极层底部的第一阱区中；第一掺杂区，位于第一漏区内且被第一漏区包裹，第一掺杂区与第一栅极层横向间隔设置；第一掺杂区的导电类型和第一阱区的导电类型相同且和第一漏区的导电类型相反，第一掺杂区、第一漏区和第一阱区构成第一双极型晶体管。控制管包括：第二阱区和位于第二阱区上的第二栅极层，第二阱区接出控制端，第二栅极层和第一栅极层电连接构成浮栅节点。本发明的存储器的擦写速度快、数据保持能力好、可擦写次数增加。
- 玻璃基板上的非挥发性存储器-202010000597.5
- 李允翔;柳星舟 - 力旺电子股份有限公司
- 2020-01-02 - 2023-04-07 - H10B41/00
- 本发明公开一种玻璃基板上的非挥发性存储器，其中该非挥发性存储器包括：一玻璃基板；一第一多晶硅层，位于该玻璃基板上，其中该第一多晶硅层包括一第一源/漏极、一通道区域与一第二源/漏极，且该通道区域位于该第一源/漏极与该第二源/漏极之间；一第二多晶硅层，位于该玻璃基板上该通道区域的侧边，并作为一浮动栅极；一介电层，覆盖该第一多晶硅层与该第二多晶硅层；一耦合栅极，形成于该第二多晶硅层上方的该介电层上；以及一选择栅极，形成于该通道区域上方的该介电层上；其中，该第一源/漏极连接至一源极线、该第二源/漏极连接至一位线、该耦合栅极连接至一控制线、该选择栅极连接至一字符线。
- 垂直存储器件及制造其的方法-201710983668.6
- 李晙硕;金泓奭;安宰永;林汉镇 - 三星电子株式会社
- 2017-10-20 - 2023-04-07 - H10B41/00
- 本公开涉及垂直存储器件及制造其的方法。一种垂直存储器件包括具有下半导体图案结构和上半导体图案的第一结构以及围绕第一结构的侧壁的多个栅电极，下半导体图案结构填充衬底上的凹陷并在基本上垂直于衬底的上表面的第一方向上从衬底的上表面突出，下半导体图案结构包括顺序堆叠的第一未掺杂半导体图案、掺杂半导体图案和第二未掺杂半导体图案，并且掺杂半导体图案的下表面低于衬底的上表面，上半导体图案在下半导体图案结构上在第一方向上延伸，所述多个栅电极分别在多个层处从而在第一方向上彼此间隔开。
- 在专用沟槽中具有浮栅的非易失性存储器单元-201810013633.4
- 邢精成;刘国勇;X·刘;王春明;刁颖;N·杜 - 硅存储技术公司
- 2018-01-05 - 2023-04-07 - H10B41/00
- 本发明题为“在专用沟槽中具有浮栅的非易失性存储器单元”。本发明提供了一对存储器单元，所述存储器单元包括：形成于半导体衬底的上表面中的间隔开的第一沟槽和第二沟槽，以及设置在所述第一沟槽和所述第二沟槽中的第一浮栅和第二浮栅。第一字线栅和第二字线栅分别设置在所述上表面的与所述第一浮栅和所述第二浮栅相邻的部分上方并与所述部分绝缘。源极区在所述衬底中横向地形成在所述第一浮栅和所述第二浮栅之间。第一沟道区和第二沟道区分别在所述第一沟槽和所述第二沟槽下方、分别沿着所述第一沟槽和所述第二沟槽的侧壁以及分别沿着所述上表面的设置在所述第一字线栅和所述第二字线栅下方的部分从所述源极区延伸。所述第一沟槽和所述第二沟槽分别仅包含所述第一浮栅和所述第二浮栅以及绝缘材料。
- 浮栅型分栅闪存器件及工艺方法-202211470357.7
- 许昭昭 - 华虹半导体（无锡）有限公司
- 2022-11-23 - 2023-03-14 - H10B41/00
- 本发明公开了一种浮栅型分栅闪存器件的工艺方法及结构，在源区的浮栅上方引入多晶硅层和介质ONO叠层，同时将多晶硅层和源区短接，使得源区在浮栅的上下两个面对浮栅进行耦合，可减小Lop尺寸，因此有利于缩小器件。该工艺方法主要是通过在器件的内侧各项异性刻蚀自对准形成第一多晶硅层侧墙，并自对准各项异性刻蚀形成第三侧墙，再经各项同性刻蚀部分第三侧墙，沉积形成选择管栅介质氧化硅层在器件的外侧采用各项异性和各项同性的组合方法自对准形成第四介质层侧墙，同时使得选择栅对浮栅的外侧上角形成包裹，提高器件的擦除效率。
- 一种非易失性存储单元、阵列及其制作方法-201910024107.2
- 陈耿川 - 合肥晶合集成电路股份有限公司
- 2019-01-10 - 2023-02-07 - H10B41/00
- 本发明提供一种非易失性存储单元、阵列及其制作方法，该非易失性存储单元包括衬底、浮栅结构及字线结构，其中，浮栅结构包括L型浮栅导电层，字线结构的字线介电层包括依附于浮栅水平导电部上表面的水平介电部及依附于浮栅垂直导电部侧面的垂直介电部，字线结构的字线导电层交迭于浮栅结构的部分构成字线侧墙，该字线侧墙依附于垂直介电部的侧壁与水平介电部的上表面。本发明的非易失性存储单元、阵列中，字线侧墙同时与L型浮栅导电层的垂直导电部、水平导电部相对，从而与浮栅导电层之间具有较大的相对面积，可以实现控制栅到浮栅极高的耦合比。同时，由于L型浮栅导电层的厚度很薄，可以降低结构复杂度及工艺复杂度，实现相对简单的制造工艺。
- 半导体元件及其形成方法-202110843321.8
- 周信宏;蔡高财 - 华邦电子股份有限公司
- 2021-07-26 - 2023-02-03 - H10B41/00
- 一种半导体元件及其形成方法，其中该方法包括：形成图案化介电层，包括字线预定区与拾取颈预定区，字线预定区与拾取颈预定区具有第一间距，且拾取颈预定区内的图案化介电层具有第二间距，其中第一间距小于或等于第二间距；于图案化介电层的侧壁上形成间隔物；将字线预定区的连接部的间隔物与字线预定区的其余部分的间隔物截断；形成遮罩图案，包括第一部分跨越连接部与拾取颈预定区，其中字线预定区的其余部分的间隔物与遮罩图案的第一部分具有间隔；以及形成虚设结构、字线、以及拾取颈，其中虚设结构位于字线和拾取颈之间，可以达到提升工艺容许度并降低制造成本的目标。
- 半导体结构及其形成方法-202110846173.5
- 张思宇;李越;李志国;刘玉丽;隋振超 - 中芯北方集成电路制造（北京）有限公司
- 2021-07-26 - 2023-02-03 - H10B41/00
- 本申请提供半导体结构及其形成方法，所述半导体结构包括：半导体衬底，所述半导体衬底上依次形成有浮置栅极和栅极介质层；控制栅极，位于所述栅极介质层表面；浮置栅极连接结构，位于所述控制栅极两侧，所述浮置栅极连接结构的一部分贯穿所述栅极介质层并延伸到所述浮置栅极中；隔离结构，位于所述控制栅极和所述浮置栅极连接结构之间，用于隔离所述控制栅极和所述浮置栅极连接结构；层间介质层，覆盖所述半导体衬底、所述控制栅极、所述浮置栅极连接结构和所述隔离结构；第一接触结构、第二接触结构和第三接触结构，贯穿所述层间介质层且分别电连接所述控制栅极、所述浮置栅极连接结构和所述半导体衬底中的有源器件。
- 闪存器件及其制造方法-202210740733.3
- 吴志涛;李志国;徐杰 - 华虹半导体（无锡）有限公司
- 2022-06-27 - 2023-01-17 - H10B41/00
- 本发明提供一种闪存器件及其制造方法，提供衬底，衬底上有叠层，在叠层上形成有存储单元结构和与存储单元结构连接的的载带结构；通过光刻和刻蚀在载带结构上形成贯通叠层的凹槽；在衬底上形成覆盖存储单元结构和载带结构的光刻胶层，通过光刻定义出载带结构中的输入、输出区，之后打开输入、输出区上的光刻胶层，使得输入、输出区上的硬掩膜层裸露；在凹槽的侧壁形成侧墙；刻蚀去除控制栅多晶硅上方的侧墙和硬掩膜层，之后去除光刻胶层；在输入、输入区上中的控制栅多晶硅上形成导电结构。本发明增加了一个光罩，将控制栅接触孔区域上硬掩膜层去除，经过金属硅化物工艺形成电阻的Si‑Ni‑Pt合金，从而降低闪存器件读取时的电容电阻延迟。
- 改善闪存器件孔洞缺陷的方法-202211051475.4
- 王蒙蒙;沈权豪 - 华虹半导体（无锡）有限公司
- 2022-08-30 - 2023-01-10 - H10B41/00
- 本发明提供一种改善闪存器件孔洞缺陷的方法，所述方法包括：提供一半导体结构，所述半导体结构包括存储单元区及外围器件区，且所述存储单元区形成有字线及位于所述字线表面的字线氧化层，所述外围器件区形成有外围多晶硅层；于所述半导体结构的表面形成介质保护层；于所述介质保护层的表面形成APF层，并图案化形成于所述外围器件区的所述APF层；以图案化后的所述APF层为硬掩膜层对所述外围多晶硅层进行刻蚀以形成多晶硅栅极，此时，利用所述存储单元区未被图案化的所述APF层保护所述字线氧化层。通过本发明解决了以现有的方法形成多晶硅栅极时导致闪存器件产生孔洞缺陷的问题。
- 需要进行光刻返工的闪存器件的制备方法-202211287564.9
- 朱至渊;刘鹏;徐积斌;李玉华;黄发彬;吴长明;姚振海;金乐群 - 华虹半导体（无锡）有限公司
- 2022-10-20 - 2023-01-03 - H10B41/00
- 本发明提供一种需要进行光刻返工的闪存器件的制备方法，包括：获取之前多个批次中介质侧墙的侧表面的电荷量；获取介质侧墙的侧表面的电荷密度；获取所述介质侧墙的最小宽度尺寸；重新设计掩模版以重新定义所述介质侧墙在宽度上的尺寸；形成图案化的光刻胶层；刻蚀一定厚度的所述介质层以得到位于衬底中的所述浅沟槽隔离结构和覆盖所述栅极的侧表面的所述介质侧墙。本申请通过根据电荷密度以及其他一些参数，获取所述介质侧墙的最小宽度尺寸，重新设计掩模版来重新定义所述介质侧墙在宽度上的尺寸，使得光刻返工后的介质侧墙在积累大量电荷之后的极板放电的情况下可以承受高压，避免了栅极和/或衬底被高压击穿而烧毁的情况，提高了器件的良率。
- 专利分类
