“仲联半导体（上海）有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果4个，建议您升级VIP下载更多相关专利

[发明专利]一种基于单缓冲器自适应电压调节的NAND存储器编程方法-CN202310024953.0在审
发明人：杨昕 -专利权人： 仲联半导体（上海）有限公司
申请日： 2023-01-09 - 公布日： 2023-06-06 - 主分类号： G11C16/10 文献下载
摘要：本发明公开了一种基于单缓冲器自适应电压调节的NAND存储器编程方法；包括有以下步骤：S1、在页扇区以微步长进行采样编程操作，通过对某个选定的页扇区的编程过程进行评估，并把评估的结果应用到其他页扇区并提高编程速度，并防止采样结果在其他页扇区引起超量编程效应；S2、在每步编程后做读验证，当前步的结果存在单分页缓冲器中，仅基于该结果即可完成采样判决从而达到节省电路面积的目的，根据判决决定当前步是否为采样结果；S3、以采样得到的步数结果，乘以采样微步长得到调节量，把这个应用到其他页扇区来提高编程速度并减小步数，通过提供一个额外的负向偏移量进一步防止超量编程效应。
一种基于缓冲器自适应电压调节 nand 存储器编程方法

[发明专利]半导体器件的制造方法以及存储器的制造方法-CN202211099471.3在审
发明人：杨号号 -专利权人： 仲联半导体（上海）有限公司;至讯创新科技（无锡）有限公司
申请日： 2022-09-08 - 公布日： 2023-05-05 - 主分类号： H10B41/00 文献下载
摘要：本发明公开了一种半导体器件的制造方法以及存储器的制造方法，该方法包括：提供半导体衬底；在半导体衬底上形成绝缘层；绝缘层上形成多个栅极结构；在相邻的栅极结构的侧壁，以及被暴露的绝缘层上形成刻蚀阻挡层；对相邻的栅极结构之间空隙处的绝缘层以及半导体衬底进行干法刻蚀，形成多个沟槽；对沟槽的表面进行湿法刻蚀，在沟槽的侧壁和底部形成氧化层；形成向下延伸至半导体衬底中的浅沟槽隔离结构；对栅极结构上的栅介质层以及栅极结构中的部分硬掩膜层进行化学机械研磨，以露出栅极结构；回蚀刻去除浅沟槽隔离结构中的部分栅介质层，以露出栅极结构的部分侧壁。该方法可以改善现有二维存储器制造过程造成的栅极结构的侧壁损伤问题。
半导体器件制造方法以及存储器

[发明专利]一种自动识别测试模式和产品模式的方法及芯片-CN202211552785.4有效
发明人：周林 -专利权人： 仲联半导体（上海）有限公司
申请日： 2022-12-06 - 公布日： 2023-03-14 - 主分类号： G11C29/56 文献下载
摘要：本发明公开了一种自动识别NAND测试模式和产品模式的方法及NAND芯片，通过在NAND芯片中预置用于固件识别的标志数据，当NAND芯片上电开始初始化时，利用NAND芯片中内置的固件即可控制读取标志数据，判断标志数据是否符合判定标准，并根据不同判断结果，对应设置NAND芯片进入测试模式或产品模式。本发明通过对NAND芯片及其内部的固件进行改进，可在NAND芯片上实现测试模式和产品模式的自动识别，不仅能够减少NAND芯片上原用于模式识别的额外引脚，而且能够兼容现有NAND芯片的上电和初始化流程，从而降低了设计的复杂度，并节约了成本。
一种自动识别测试模式产品方法芯片

[发明专利]半导体器件的制造方法以及存储器的制造方法-CN202211040208.7在审
发明人：杨号号 -专利权人： 仲联半导体（上海）有限公司;至讯创新科技（无锡）有限公司
申请日： 2022-08-29 - 公布日： 2022-11-25 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种半导体器件的制造方法以及存储器的制造方法，该方法包括：提供半导体衬底；在半导体衬底上形成绝缘层；绝缘层上形成多个栅极结构；在相邻的栅极结构的侧壁，以及被暴露的绝缘层上形成刻蚀阻挡层；对相邻的栅极结构之间空隙处的绝缘层以及半导体衬底进行干法刻蚀，形成多个沟槽；对沟槽的表面进行第一湿法刻蚀；移除第一氧化层；对多个栅极结构的侧壁和沟槽的侧壁进行第二湿法刻蚀；在多个栅极结构的上表面和侧壁，以及沟槽的侧壁和底部形成氧化层；在氧化层上形成栅介质层，栅介质层覆盖相邻的栅极结构之间空隙。该方法可以改善现有二维存储器制造过程造成的栅极结构的侧壁损伤问题，有利于提升存储器的器件特性。
半导体器件制造方法以及存储器