[发明专利]半导体元件及其制造方法有效
| 申请号： | 201810542411.1 | 申请日： | 2018-05-30 |
| 公开（公告）号： | CN109427754B | 公开（公告）日： | 2020-07-21 |
| 发明（设计）人： | 杨忠傑;彭永州;谢仲朋;刘莎莉 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L23/64 | 分类号： | H01L23/64;H01L23/367 |
| 代理公司： | 北京律诚同业知识产权代理有限公司 11006 | 代理人： | 徐金国 |
| 地址： | 中国台湾新竹市*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体元件。在实施例之一中，半导体元件包含：具有顶面、底面和两个端部的电子元件；设置在顶面上的多个接触点；以及布置在多个接触点上的多个金属节点。多个接触点包含分别设置在两个端部处的两个端部接触点以及设置在两个端部接触点之间的至少一个中间接触点。多个金属节点包括分别设置在两个端部接触点上的两个端部金属节点以及设置在至少一个中间接触点上的至少一个中间金属节点。 | ||
| 搜索关键词： | 半导体 元件 及其 制造 方法 | ||
【主权项】：
1.一种半导体元件，其特征在于，包含：一电子元件，具有一顶面，一底面和两个端部；多个接触点，设置于该顶面上，其中所述多个接触点包含：两个端部接触点，分别设置于该两个端部，以及至少一个中间接触点，设置于该两个端部接触点之间；以及多个金属节点，设置于所述多个接触点上，其中所述多个金属节点包含：两个端部金属节点，分别设置于该两个端部接触点上，以及至少一个中间金属节点，设置于该至少一个中间接触点上。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810542411.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 具有嵌入式电感器的无芯电子衬底-202280020471.1
- S·加内桑;S·C·J·查瓦利;R·L·赞克曼;A·奥古斯丁;K·拉达克里希南 - 英特尔公司
- 2022-02-09 - 2023-10-27 - H01L23/64
- 电感器可以形成在无芯电子衬底中，使得制造工艺不会导致电感器中使用的磁性材料浸出到镀覆和/或蚀刻溶液/化学物质中，并且导致独特的电感器结构。这可以通过用光刻工艺而不是标准激光工艺形成导电过孔，结合面板平坦化以防止磁性材料暴露于镀覆和/或蚀刻溶液/化学物质来实现。
- 薄膜基半导体装置和形成薄膜基半导体装置的方法-202110186431.1
- 冯陈刚;李汉和;邵艳霞;廖国盛 - 新加坡商格罗方德半导体私人有限公司
- 2021-02-10 - 2023-10-27 - H01L23/64
- 本发明涉及薄膜基半导体装置和形成薄膜基半导体装置的方法，根据各种实施例，半导体装置可包括设置在第一层间介电层内的薄膜、掩模区域和接触塞。掩模区域可设于薄膜上方，在第一层间介电层内。掩模区域可被构造成具有比第一层间介电层更高的蚀刻速率。接触塞可从第二层间介电层沿垂直轴延伸至薄膜。接触塞的底部部分可被掩模区域包围。接触塞的底部部分可包括沿至少基本上正交于垂直轴的水平面延伸的横向构件。横向构件可与薄膜接触。
- 一种半桥模块-202321050740.7
- 沈海松;陈国炎 - 吉光半导体（绍兴）有限公司
- 2023-05-05 - 2023-10-27 - H01L23/64
- 本实用新型提供了一种半桥模块。该半桥模块中，将DC+端口和DC‑端口设置在第一芯片组和第二芯片组之间的区域内，使得DC+端口至第一芯片组的电流和第一芯片组至第二芯片组的电流方向相反，第一芯片组至第二芯片组的电流和第二芯片组至DC‑端口的电流方向也相反，从而可基于互感效应大大减少模块内的寄生电感，提升模块功率转换效率。
- 硅电容及其制备方法、芯片及其制备方法-202310914678.X
- 姚力;刘梦琪;刘志农;仇元红 - 展讯通信（上海）有限公司
- 2023-07-24 - 2023-10-24 - H01L23/64
- 本申请提供了硅电容及其制备方法、芯片及其制备方法，硅电容包括硅基体、及设于硅基体一侧且间隔设置的两个焊点，两个焊点之间的中心间距为预设距离，预设距离用于与封装基板中相邻的两个焊盘之间的中心间距相等。本申请通过使两个焊点之间的中心间距与两个焊盘之间的中心间距相等，这样不仅可便于硅电容焊接至封装基板上，还可不影响封装基板中的走线设计，保障最短供电路径，不增大封装面积。避免由于封装基板中两个焊盘之间的中心间距与硅电容中两个焊点之间的中心间距不相等而增加封装基板的走线长度，从而增加芯片的整体尺寸。并且还可提高去耦效果与信号性能。
- 半导体器件-202310390280.0
- 朴正敏;林汉镇;丁炯硕 - 三星电子株式会社
- 2023-04-12 - 2023-10-20 - H01L23/64
- 一种半导体器件包括：单元电容器，所述单元电容器设置在衬底上并且包括第一电极、电介质层结构和第二电极。所述电介质层结构包括：第一电介质层，所述第一电介质层设置在所述第一电极上并且包括铁电材料；第二电介质层，所述第二电介质层设置在所述第一电介质层上并且包括反铁电材料；以及电介质颗粒，所述电介质颗粒分散在所述第一电介质层或所述第二电介质层中的至少一者中并且包括顺电材料。
- 一种隔离芯片及其组合式隔离电容结构-202310924322.4
- 杨佳函;陈忠志;刘学;杨果来 - 成都芯进电子有限公司
- 2023-07-26 - 2023-10-20 - H01L23/64
- 本发明公开了一种隔离芯片及其组合式隔离电容结构，该隔离电容结构由FPC隔离电容和接收芯片上的高通滤波器串联组成；所述高通滤波器由若干中间金属层和分布式Poly电阻层排布产生的片上分布式高通电容电阻阵列构成；所述高通滤波器将所述接收芯片顶层金属PAD对地的寄生电容转换为传输信号并抑制共模干扰的高通滤波电容。本发明提出的组合式电容隔离结构，其通过采用片上低压电容电阻阵列构成分布式高通滤波器，将有害的对地寄生电容转换为可传输信号并抑制共模干扰的高通滤波电容，降低了隔离芯片的功耗、提高了传输效率的同时提升了共模抑制能力。
- 半导体装置-202211622714.7
- 安智薰;李珍秀;蔡弘植;韩东旭 - 三星电子株式会社
- 2022-12-16 - 2023-10-20 - H01L23/64
- 公开了一种半导体装置。所述半导体装置包括：基底；电容器接触结构，电连接到基底；以及下电极，连接到电容器接触结构。下电极包括第一电极层和第二电极层，第二电极层在第一电极层上，并且第一电极层包括14族元素。所述半导体装置包括：电容器绝缘层，覆盖下电极；以及上电极，覆盖电容器绝缘层。第一电极层包括与电容器绝缘层接触的外侧壁，第一电极层包括与第二电极层接触的内侧壁，并且第一电极层的内侧壁中的14族元素的浓度高于第一电极层的外侧壁中的14族元素的浓度。
- 半导体器件-202310358761.3
- 李东均 - 三星电子株式会社
- 2023-04-06 - 2023-10-17 - H01L23/64
- 一种半导体器件包括：第一电容器块，包括第一导电板和在第一导电板上的第一下电极；第二电容器块，包括与第一导电板间隔开的第二导电板和在第二导电板上的第二下电极；第一边缘电容器块，包括在第一导电板上的第一边缘电极并围绕第一电容器块；第二边缘电容器块，包括在第二导电板上的第二边缘电极并围绕第二电容器块；以及第一电极支撑件，支撑第一下电极、第二下电极、第一边缘电极和第二边缘电极。第一穿透图案穿透第一电极支撑件，在平面图中在第一下电极和第二下电极之上，并且不在第一边缘电极和第二边缘电极之上。
- 一种梯度结构氧化铪基铁电薄膜、铁电电容器及制备方法-202310744856.9
- 闫非;廖佳佳;周益春;廖敏 - 西安电子科技大学
- 2023-06-21 - 2023-10-17 - H01L23/64
- 本发明公开了一种梯度结构氧化铪基铁电薄膜、铁电电容器及制备方法，梯度结构氧化铪基铁电薄膜的结构从下至上依次包括：第一铁电层、第二铁电层、第三铁电层和第四铁电层，且第一铁电层和第四铁电层的组成相同，均为Hf
- 一种无负磁耦合效应的自卷曲电感的制备方法-202310949335.7
- 黄文;张子涵;郭乙龙;周志坤;桑磊 - 合肥工业大学
- 2023-07-31 - 2023-10-13 - H01L23/64
- 本发明属于电子器件制造技术领域，具体涉及一种无负磁耦合效应的自卷曲电感的制备方法。制备操作步骤主要包括：(1)依次在衬底上沉积牺牲层、氧化保护层、双频氮化硅应变层，第一次光刻确定操作台面；(2)第二次光刻沉积金属导电层；(3)第三次光刻在相邻电感单元上打孔，并在孔内填充金属，形成连接金属柱；(4)第四次光刻开刻蚀窗口，通过干法刻蚀或湿法刻蚀，刻蚀牺牲层，利用双频氮化硅的薄膜应力，触发卷曲得到无负磁耦合的自卷曲电感。本发明无负磁耦合效应的自卷曲电感利用打孔工艺，设计出新结构，改变相邻电感单元的电流方向，进而消除磁耦合效应。相比于经典单向卷曲结构电感值提高了25％，与双向卷曲结构相比电感值提高了12％。
- 扇出型封装结构及其制备方法-202280013573.0
- 燕英强;胡川;郑伟;凌云志;陈志宽;陈志涛 - 广东省科学院半导体研究所
- 2022-10-24 - 2023-10-13 - H01L23/64
- 本公开提供了一种扇出型封装结构及其制备方法。扇出型封装结构可以包括包封层和嵌埋在包封层中的天线射频模组组件和一个或更多个电子部件。天线射频模组组件包括射频基板以及布设在射频基板上的天线阵列和一个或更多个射频器件。天线射频模组组件嵌埋在包封层的第一侧，使得天线阵列从包封层的第一侧完全露出，并且天线射频模组组件的设置成与天线阵列位于射频基板同一侧上的管脚和电子部件的管脚位于同一平面内。扇出型封装结构还可以包括：设置于包封层的第一侧的表面上的第一再布线层，设置于包封层的第二侧的表面上的第二再布线层，以及设置于第二再布线层的与包封层相背的一侧上的导电焊球和/或凸点。第一再布线层构造成与天线射频模组组件的设置成与天线阵列位于射频基板同一侧上的管脚中的至少一部分管脚电连接以及与一个或更多个电子部件的管脚中的至少一部分管脚电连接。包封层中形成有用于将天线射频模组组件的设置在射频基板的与天线阵列相反的一侧上的管脚与第二再布线层电连接以及将第一再布线层与第二再布线层电连接的包封层互连导电柱。第二再布线层构造成与包封层互连导电柱电连接以及与导电焊球和/或凸点电连接。本公开的实施方式提供的扇出型封装结构及其制备方法能够有效减小射频模组的体积、降低射频模组的制造成本，并且还能够明显降低介电损耗，满足高频信号传输需求。
- 半导体器件-201711461536.3
- 佐藤嘉昭;假屋崎修一;中川和之 - 瑞萨电子株式会社
- 2017-12-28 - 2023-10-13 - H01L23/64
- 一种改进了可靠性的半导体器件。该半导体器件包括：布线衬底，具有第一表面和与第一表面相对的第二表面；芯片电容器，置于布线衬底中，具有第一电极和第二电极；第一端子和第二端子，设置在第一表面上；以及第三端子，设置在第二表面上。该半导体器件还包括：第一传导路径，用于耦合第一端子和第三端子；第二传导路径，用于耦合第一端子和第一电极；第三传导路径，用于耦合第三端子和第一电极；以及第四传导路径，用于耦合第二端子和第一电极。
- 扇出型封装结构和扇出型封装结构制作方法-202311119668.3
- 徐玉鹏 - 甬矽电子（宁波）股份有限公司
- 2023-09-01 - 2023-10-10 - H01L23/64
- 本公开提供的一种扇出型封装结构和扇出型封装结构制作方法，涉及半导体封装技术领域。该扇出型封装结构包括电子元件、塑封体、电感和布线层，电子元件设有焊盘；塑封体包覆电子元件，焊盘露出塑封体。电感和电子元件间隔设置，且沿塑封体的高度方向布设；电感设有正极和负极；布线层和焊盘电连接；正极和负极分别与布线层电连接。该封装结构中，电感采用垂直设置，且与电子元件间隔开，增加了电感的布设空间，有利于提升散热效果。
- 一种高性能氧化铪基铁电电容器及其制备方法-202310807939.8
- 乌李瑛;程秀兰;付学成;刘丹;张文昊 - 上海交通大学
- 2023-07-03 - 2023-10-03 - H01L23/64
- 本发明公开了一种高性能氧化铪基铁电电容器及其制备方法，涉及电容器加工技术领域。本发明高性能氧化铪基铁电电容器从上到下依次为TiN顶电极层、Al
- 电容器阵列结构及其制造方法-201711273289.4
- 请求不公布姓名 - 长鑫存储技术有限公司
- 2017-12-06 - 2023-09-29 - H01L23/64
- 本发明提供一种电容器阵列结构及其制造方法，电容器阵列结构设置于半导体衬底上，电容器阵列结构包括下电极层、粘附层、电容介质层及上电极，下电极层位于半导体衬底上；粘附层覆盖于下电极层的内表面及外表面，用于提高下电极层与电容介质层之间的粘附力，以防止下电极层与电容介质层相剥离；电容介质层覆盖于粘附层的内表面及外表面；上电极层覆盖于电容介质层的外表面。本发明的电容器阵列结构通过在下电极层与电容介质层之间设置粘附层，可以改善电容介质层与下电极层之间的黏着性，从而有效避免电容介质层从下电极层表面剥离，提高电容介质层的可靠性，避免漏电流的异常增加。
- III-V衬底上的高介电常数电容器结构-201810505623.2
- S·叶尔丹迪;P·尼克尔;T·邓甘;J·阿布罗克华 - 安华高科技股份有限公司
- 2018-05-24 - 2023-09-26 - H01L23/64
- 本公开涉及一种III‑V衬底上的高介电常数电容器结构。一种半导体结构包含III‑V半导体结构；第一电极；安置于所述第一电极上方的第一阻挡层；安置于所述第一电极上方的第一粘附层；安置于所述第一粘附层上方的第一钝化层；安置于所述第一钝化层上方的介电层；安置于所述介电层上方的第二钝化层；安置于所述第二钝化层上方的第二粘附层；安置于所述第二粘附层上方的第二阻挡层；以及安置于所述第二阻挡层上方的第二电极。
- 电容器和包括其的DRAM器件-202310247347.5
- 安相赫;姜埈求;南多妍;朴燽洹;李东建 - 三星电子株式会社
- 2023-03-15 - 2023-09-22 - H01L23/64
- 提供了电容器和包括其的DRAM器件。所述电容器包括下电极结构，所述下电极结构包括第一下电极图案和第二下电极图案，所述第一下电极图案包括第一材料，所述第一材料包括金属，所述第二下电极图案包括不同于所述第一材料的第二材料，其中，所述第一材料和所述第二材料暴露于具有柱形状的所述下电极结构的外侧壁上。所述电容器还包括位于所述下电极结构上的电介质层和位于所述电介质层上的上电极。
- 一种互联工艺-202310791923.2
- 赵志;姚道州;任婷婷;郭海亮;王玉新 - 华虹半导体（无锡）有限公司
- 2023-06-30 - 2023-09-22 - H01L23/64
- 本申请公开了一种互联工艺，涉及半导体制造领域。该互联工艺包括：提供一复合结构，复合结构包括层间介质层、介质阻挡层和第一介质层；在第一介质层上形成第一掩膜，第一掩膜中形成有多个第一窗口；在第一窗口对应区域进行刻蚀以形成多个通孔；填充通孔以形成互联金属线；对互联金属线和第一介质层的顶部进行化学机械研磨处理；依次形成绝缘层和第二介质层；在第二介质层上形成第二掩膜，第二掩膜中形成有多个第二窗口；在第二窗口对应区域进行刻蚀以形成多个沟槽；填充沟槽以形成上金属线；对上金属线和第二介质层的顶部进行化学机械研磨处理。通过采用上述技术方案，解决了MIM电容结构带来的台阶差所导致的形貌异常问题。
- 一种阻容一体多层器件-202321049325.X
- 彭小丽;李少奎;曹志学;黄琳;唐涛;张玮 - 成都宏科电子科技有限公司
- 2023-05-05 - 2023-09-22 - H01L23/64
- 本实用新型涉及电子元器件技术领域，具体涉及一种阻容一体多层器件；包括陶瓷介质体、第一电极、内电极和阻容层，第一电极与陶瓷介质体连接，并位于陶瓷介质体的下表面，内电极设置于陶瓷介质体的内部，阻容层与陶瓷介质体连接，并位于陶瓷介质体的上表面，阻容层包括第二电极、薄膜电阻和第三电极，薄膜电阻设置于陶瓷介质体的上表面，第三电极与薄膜电阻的一端连接，第二电极与薄膜电阻的另一端连接，第二电极与第三电极之间设置有通道，通道将第二电极与第三电极隔离，陶瓷介质体具有圆形通孔，圆形通孔与内电极连通，通过上述结构的设置，实现了能够对产品容量的可调，满足特定安装空间的对容值的需求。
- 基于沟槽型结构的电容器件及其制备方法-202310829712.3
- 马晓辉;赵克翔 - 无锡市晶源微电子股份有限公司
- 2023-07-07 - 2023-09-19 - H01L23/64
- 本发明涉及半导体技术领域，具体公开了一种基于沟槽型结构的电容器件及其制备方法，包括：多个按照预设规则排布的元胞结构，每个元胞结构均包括第一极板、第二极板以及位于所述第一极板和所述第二极板之间的电容介质层，所述第一极板上形成有凹槽，所述电容介质层位于所述凹槽内，所述第二极板位于所述凹槽内且覆盖所述电容介质层的表面；所述第一极板背离所述电容介质层的表面形成电容负电极，所述第二极板背离所述电容介质层的表面形成电容正电极；所述电容介质层至少包括氮化硅层。本发明提供的基于沟槽型结构的电容器件能够有效提升单位面积容值。
- 集成电路器件及制造其的方法-201811509486.6
- 金熙中;韩成熙;李基硕;金奉秀;黄有商 - 三星电子株式会社
- 2018-12-11 - 2023-09-19 - H01L23/64
- 本发明构思提供了一种集成电路器件和制造其的方法。所述集成电路器件可以包括在衬底上方的支撑图案、在衬底上方的下电极图案和电介质结构、以及在电介质结构上的上电极结构。支撑图案可以包括在垂直方向上延伸的第一支撑结构。下电极图案可以在支撑图案与电介质结构之间。下电极图案可以包括彼此间隔开的第一组N个(例如4或更大的整数)下电极，并且可以在垂直方向上延伸到衬底之上的第一水平。电介质结构可以包括在垂直方向上延伸并围绕第一支撑结构和第一组N个下电极的第一电介质突起。上电极结构可以包括围绕第一电介质突起的第一上电极突起。
- 电子模块-202310985670.2
- 吕俊弦;吕保儒;江凯焩 - 乾坤科技股份有限公司
- 2017-01-25 - 2023-09-15 - H01L23/64
- 本发明提供了一种电子模块，其包含：一电感器，包含一本体，该本体具有一上表面、一下表面、一第一侧表面以及与第一侧表面相对的一第二侧表面，其中该电感器具有一第一接脚以及一第二接脚，其中该第二接脚从该第二侧表面延伸至该本体的外部；以及一基板，具有一上表面、一下表面以及一第三侧表面，其中至少一个电子组件设置在该基板的上表面或下表面上，其中该基板和该第二接脚位于该第二侧表面的同一侧且该基板的该第三侧表面面向该本体的该第二侧表面，该第二接脚从该第二侧表面延伸至该基板，以将该电感器电性连接至该基板，其中该第一接脚不与该基板接触以用于与一外部电路电性连接；以及一封装体，封装所述基板。
- 包括导电材料的第一和第二层的装置及制造和操作该装置的方法-201910810786.6
- S·布尔加;A·威尔戈塞夫斯卡;P·鲁里科斯基 - 诺基亚通信公司
- 2019-08-29 - 2023-09-15 - H01L23/64
- 一种装置，包括导电材料的第一层和导电材料的第二层、以及多个阻抗元件，多个阻抗元件将所述第一层与所述第二层连接，其中所述多个阻抗元件的至少一些阻抗元件的阻抗值是可控的。
- 电容器及电子装置-202011424401.1
- 高克毅;曾名骏;陈良禄 - 群创光电股份有限公司
- 2020-12-08 - 2023-09-12 - H01L23/64
- 本揭露提供一种电容器及电子装置。电容器设置于具有突出物的基板上。电容器包括第一电极、第二电极以及绝缘层。第一电极具有第一电压。第二电极具有与第一电压不同的第二电压。第二电极比第一电极更靠近基板。绝缘层设置于第一电极与第二电极之间。突出物贯穿第二电极并延伸至绝缘层中。电子装置包括上述的电容器。本揭露实施例的电容器及电子装置可具有较佳的良率。
- 一种微型储能器件及其制备方法和应用-202310662927.0
- 周泽;张博威;张禧;轩福贞 - 华东理工大学
- 2023-06-06 - 2023-09-08 - H01L23/64
- 本发明提供了一种微型储能器件及其制备方法和应用，属于储能器件加工技术领域。包括以下步骤：(1)在硅晶圆上旋涂光刻胶，得到旋涂有光刻胶的硅晶圆；(2)在所述步骤(1)得到的旋涂有光刻胶的硅晶圆表面进行光刻图案化，得到图案化硅晶圆；(3)将所述步骤(2)得到的图案化硅晶圆进行热解，得到微型储能器件。本发明在硅晶圆表面旋涂光刻胶后进行光刻图案化，利用光刻技术达到芯片级别的精细加工要求，提高微型储能器件的精细度，图案化后再进行热解能够将非导电的光刻胶碳化，碳化后的材料疏松多孔，比表面积大，从而提高微型储能器件的电化学性能。
- 金属电容结构及其制备方法、集成电路芯片-202310680474.4
- 廖黎明;仇峰;张蔷;胡林辉 - 上海积塔半导体有限公司
- 2023-06-08 - 2023-09-08 - H01L23/64
- 本申请提供一种金属电容结构及其制备方法、集成电路芯片。本申请金属电容结构通过把后段金属结构工艺形成的层叠结构中的所有金属层中的相应金属结构及相应连接结构连接在一起形成两道金属侧墙，两道金属侧墙以及金属侧墙之间的介质层叠层形成纵向金属电容结构，由于其作为电极板的金属侧墙是纵向结构，且多层堆叠，因此可形成较大的纵向有效面积，提高容值，且电极板基本不额外占用芯片面积；通过增加更多金属侧墙，即可有效利用芯片面积，进一步提高容值。
- 电容器及其制造方法-202310188580.0
- 五十岚武司;小松嘉英 - 住友电工光电子器件创新株式会社
- 2023-03-02 - 2023-09-08 - H01L23/64
- 本发明涉及抑制电容器的电特性的劣化的电容器及其制造方法。该电容器具备：基板(10)；第一电极(14)，设于所述基板上；电介质膜(16)，设于所述第一电极上；第二电极(18)，设于所述电介质膜上；第三电极(20)，在下表面中的至少一部分的第一区域(50)与所述第二电极接触；以及有机绝缘体膜(26)，覆盖所述电介质膜的上部、所述第二电极的上部以及所述第三电极，在所述基板的上表面的法线方向上，在所述第三电极的下表面与所述第二电极之间未设置所述有机绝缘体膜。
- 电容器及其制造方法-202310013964.9
- 四田泰代 - 住友电工光电子器件创新株式会社
- 2023-01-05 - 2023-09-08 - H01L23/64
- 本发明提供能改善耐压的电容器及其制造方法。电容器具备：基板(10)；第一电极(14)，设于基板上；电介质膜(16)，设于第一电极上；第二电极(18)，设于电介质膜上，在从基板的上表面的法线方向上的上方看去的俯视观察时，第二电极的外周(53)位于比第一电极的外周(51)靠内侧处；第三电极(20)，在俯视观察时的第二电极的内侧的区域(50)与第二电极接触，在俯视观察时的区域的外侧在上方远离第二电极和电介质膜，在俯视观察时，第三电极的外周(54)位于比第一电极的外周和电介质膜的外周(52)靠内侧处；以及保护膜(22)，覆盖第二电极和第三电极并与第二电极和第三电极接触。
- 一种具有埋容的基板及其埋容测试方法-202111086106.4
- 魏状状;刘端 - 安徽奥飞声学科技有限公司
- 2021-09-16 - 2023-09-05 - H01L23/64
- 本申请公开了一种具有埋容的基板，包括：顶层，具有第一顶部焊盘、第三过孔、第二电阻和第四过孔；地层；信号层，与地层之间具有第二绝缘层，地层与信号层用作第三电容和第四电容的电极板；底层，具有第一底部焊盘，并且顶层、地层和底层均接地；其中，输入电流经第一底部焊盘、第四过孔、第二电阻、第三过孔和第一顶部焊盘以构成第一电流支路；干扰电流经第一底部焊盘、第四过孔、第三电容后接地以构成第二电流支路，经第一底部焊盘、第四过孔、第二电阻、第三过孔和第四电容后接地以构成第三电流支路。该基板使得本领域技术人员能够对每个基板的电容进行检测，提高检测准确度。本申请还相应的公开了该基板的埋容测试方法。
- 半导体器件及制备方法-202310636908.0
- 蔡超迁;卓红标;刘春玲 - 上海华虹宏力半导体制造有限公司
- 2023-05-31 - 2023-09-01 - H01L23/64
- 本发明提供了一种半导体器件及制备方法，包括：在基底的表面均形成多晶硅层；对高阻多晶硅电阻区域的多晶硅层进行离子注入；在高阻多晶硅电阻区域的多晶硅层的表面形成保护层；在栅极电阻区域的多晶硅层的表面形成金属层；使用图案化的光刻胶作为掩膜，刻蚀金属层、栅极电阻区域的多晶硅层、保护层和高阻多晶硅电阻区域的多晶硅层，露出部分基底的表面，以分别形成栅极电阻、位于栅极电阻的表面的金属层、高阻多晶硅电阻以及位于高阻多晶硅电阻的表面的保护层；采用湿法清洗工艺清洗图案化的光刻胶。本发明保护了高阻多晶硅电阻不被清洗剂的离子污染，进而保证了半导体器件的阻值精度。
- 专利分类
