专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果45个,建议您升级VIP下载更多相关专利
  • [发明专利]集成电路器件及制造其的方法-CN201811509486.6有效
  • 金熙中;韩成熙;李基硕;金奉秀;黄有商 - 三星电子株式会社
  • 2018-12-11 - 2023-09-19 - H01L23/64
  • 本发明构思提供了一种集成电路器件和制造其的方法。所述集成电路器件可以包括在衬底上方的支撑图案、在衬底上方的下电极图案和电介质结构、以及在电介质结构上的上电极结构。支撑图案可以包括在垂直方向上延伸的第一支撑结构。下电极图案可以在支撑图案与电介质结构之间。下电极图案可以包括彼此间隔开的第一组N个(例如4或更大的整数)下电极,并且可以在垂直方向上延伸到衬底之上的第一水平。电介质结构可以包括在垂直方向上延伸并围绕第一支撑结构和第一组N个下电极的第一电介质突起。上电极结构可以包括围绕第一电介质突起的第一上电极突起。
  • 集成电路器件制造方法
  • [发明专利]图案形成方法、集成电路器件和集成电路器件制造方法-CN202010258067.0有效
  • 李东俊;金根楠;金大铉;朴台镇;韩成熙 - 三星电子株式会社
  • 2020-04-03 - 2023-08-08 - H01L21/027
  • 本发明公开了一种形成图案的方法、制造集成电路器件的方法以及该集成电路器件。该形成图案的方法包括:在第一区域和第二区域中在目标层上形成包括多个硬掩模层的硬掩模结构;在第一区域中形成第一光致抗蚀剂图案并在第二区域中形成第二光致抗蚀剂图案;通过将第一和第二光致抗蚀剂图案的形状转印到作为所述多个硬掩模层之一的可逆硬掩模层,形成包括多个开口的可逆硬掩模图案;通过用间隙填充硬掩模图案材料填充形成所述多个开口中的形成在第一区域中的开口,形成间隙填充硬掩模图案;以及通过在第一区域中将间隙填充硬掩模图案的形状转印到目标层并在第二区域中将可逆硬掩模图案的形状转印到目标层,由目标层形成特征图案。
  • 图案形成方法集成电路器件制造
  • [发明专利]具有气隙的半导体器件-CN202210109837.4在审
  • 金熙中;李明东;金仁雨;韩成熙 - 三星电子株式会社
  • 2022-01-28 - 2022-10-25 - H01L27/108
  • 一种半导体器件,该半导体器件包括衬底,该衬底包括有源区和接触凹槽。栅电极设置在衬底中并且在第一方向上延伸。位线结构与栅电极交叉并且在与第一方向交叉的第二方向上延伸。位线结构包括设置在接触凹槽中的直接接触部。掩埋接触部设置在衬底上并且电连接到有源区。间隔物结构设置在位线结构与掩埋接触部之间。间隔物结构包括:掩埋间隔物,其设置在直接接触部的横向侧表面上;以及气隙,其设置在掩埋间隔物上。气隙暴露位线结构的横向侧表面。
  • 有气半导体器件
  • [发明专利]集成电路器件-CN202210109946.6在审
  • 金熙中;李明东;金仁雨;韩成熙 - 三星电子株式会社
  • 2022-01-28 - 2022-10-21 - H01L23/522
  • 一种集成电路器件包括:衬底,包括有源区;直接接触部,与选自有源区的第一有源区电连接;掩埋接触插塞,与选自有源区的第二有源区电连接并包括导电半导体层,第二有源区在第一水平方向上与第一有源区相邻;位线,在衬底上沿垂直于第一水平方向的第二水平方向延伸,并电连接到直接接触部;导电着接焊盘,沿竖直方向朝向掩埋接触插塞延伸,具有在第一水平方向上面对位线的侧壁,并包括金属;以及外绝缘间隔物,在位线与导电着接焊盘之间,与导电着接焊盘的侧壁接触,并与掩埋接触插塞间隔开。
  • 集成电路器件
  • [发明专利]半导体存储器装置-CN202111307203.1在审
  • 朴台镇;金圭镇;朴哲权;韩成熙 - 三星电子株式会社
  • 2021-11-05 - 2022-06-17 - H01L27/108
  • 一种半导体存储器装置,包括:衬底,其包括存储器单元区和围绕存储器单元区的伪单元区,存储器单元区包括多个存储器单元;存储器单元区中的多个有源区,多个有源区中的每一个在长轴方向上延伸,长轴方向是相对于第一水平方向和与第一水平方向正交的第二水平方向的对角线方向,多个有源区中的每一个在与长轴方向正交的短轴方向上具有第一宽度;以及伪单元区中的多个伪有源区,多个伪有源区中的每一个在长轴方向上延伸,多个伪有源区中的每一个在短轴方向上具有比第一宽度大的第二宽度。
  • 半导体存储器装置
  • [发明专利]半导体装置-CN202111208245.X在审
  • 金恩娥;金根楠;李基硕;崔祐荣;韩成熙 - 三星电子株式会社
  • 2021-10-18 - 2022-05-06 - H01L27/108
  • 一种半导体装置包括:衬底,其包括有源区域;在衬底上并排延伸的第一位线结构和第二位线结构;存储节点接触件,其在第一位线结构与第二位线结构之间电连接到有源区域;下着陆焊盘,其位于第一位线结构与第二位线结构之间并且位于存储节点接触件上;上着陆焊盘,其与第一位线结构接触并且电连接到下着陆焊盘;以及封盖绝缘层。与第一位线结构接触的上着陆焊盘的下表面包括水平分离距离从相邻的封盖绝缘层起在朝向衬底的方向上增大的部分,并且与下着陆焊盘接触的封盖绝缘层的下表面包括水平分离距离从相邻的上着陆焊盘起在朝向衬底的方向上增大的部分。
  • 半导体装置
  • [发明专利]半导体存储器装置-CN202110638451.8在审
  • 金熙中;安濬爀;尹宰铉;李明东;李锡奐;韩成熙;许仁景 - 三星电子株式会社
  • 2021-06-08 - 2022-02-18 - H01L27/108
  • 提供了半导体存储器装置。所述半导体存储器装置包括:基底,具有第一有源图案,第一有源图案包括第一源极/漏极区和第二源极/漏极区;栅电极,与第一有源图案相交并且设置在第一源极/漏极区与第二源极/漏极区之间;位线,与第一有源图案相交并且电连接到第一源极/漏极区;间隔件,设置在位线的侧壁上;接触件,电连接到第二源极/漏极区并且与位线间隔开,间隔件置于接触件与位线之间;界面层,设置在第二源极/漏极区与接触件之间,并且在第二源极/漏极区与接触件之间形成欧姆接触;以及数据存储元件,设置在接触件上。接触件的底部比基底的顶表面低。接触件可以由金属、导电金属氮化物或它们的组合形成。
  • 半导体存储器装置
  • [实用新型]半导体存储器装置-CN202121279416.3有效
  • 金熙中;安濬爀;尹宰铉;李明东;李锡奂;韩成熙;许仁景 - 三星电子株式会社
  • 2021-06-08 - 2022-02-01 - H01L23/538
  • 提供了半导体存储器装置。所述半导体存储器装置包括:基底,具有第一有源图案,第一有源图案包括第一源极/漏极区和第二源极/漏极区;栅电极,与第一有源图案相交并设置在第一源极/漏极区与第二源极/漏极区之间;位线,与第一有源图案相交并电连接到第一源极/漏极区;间隔件,设置在位线的侧壁上;接触件,电连接到第二源极/漏极区并与位线间隔开,间隔件置于接触件与位线之间;界面层,设置在第二源极/漏极区与接触件之间,并且在第二源极/漏极区与接触件之间形成欧姆接触;以及数据存储元件,设置在接触件上。接触件的底部比基底的顶表面低。接触件可以由金属、导电金属氮化物或它们的组合形成。因此,其可以具有改善的电特性和集成度。
  • 半导体存储器装置

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top