[发明专利]用于三维与非门闪存的存储器装置及其操作方法有效
申请号: | 201510381192.X | 申请日: | 2015-07-02 |
公开(公告)号: | CN105914210B | 公开(公告)日: | 2019-03-29 |
发明(设计)人: | 张国彬;吕函庭 | 申请(专利权)人: | 旺宏电子股份有限公司 |
主分类号: | H01L27/11582 | 分类号: | H01L27/11582;G11C16/04;G11C16/08 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 任岩 |
地址: | 中国台湾新竹*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种用于三维与非门闪存的存储器装置及其操作方法,该存储器装置包括多个存储单元的复数串行。多个导电条带的多个叠层包括作为这些串行中的多条第一串行选择线的多个第一上条带、作为这些串行中的多条第二串行选择线的多个第二上条带,以及作为这些串行中的多条字线多个中间条带。该存储器装置包括一控制电路,耦接于这些第一串行选择线及这些第二串行选择线,并通过施加一第一启动电压至耦接于一特定串行的这些第一串行选择线的其中之一、及施加一第二启动电压至耦接于该特定串行的这些第二串行选择线的其中之一,以选择该特定串行。 | ||
搜索关键词: | 用于 三维 与非门 闪存 存储器 装置 及其 操作方法 | ||
【主权项】:
1.一种存储器装置,包括多个存储单元的复数串行,该存储器装置包括:多个导电条带的多个叠层,该多个叠层垂直于一基板,包括多个第一上条带、多个第二上条带及多个中间条带,这些第一上条带是作为这些串行中的多条第一串行选择线,这些第二上条带是作为这些串行中的多条第二串行选择线,这些中间条带是作为这些串行中的多条字线;以及一控制电路,耦接于这些第一串行选择线及这些第二串行选择线,并通过施加一第一启动电压至耦接于一特定串行的这些第一串行选择线的其中之一、及施加一第二启动电压至耦接于该特定串行的这些第二串行选择线的其中之一,以选择该特定串行。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司,未经旺宏电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201510381192.X/,转载请声明来源钻瓜专利网。
- 上一篇:一种果树花粉悬浮液点授器
- 下一篇:一种气雾式模块化观赏性植物培养装置
- 同类专利
- 半导体器件-201410743476.4
- 车载龙 - 爱思开海力士有限公司
- 2014-12-08 - 2019-11-08 - H01L27/11582
- 一种半导体器件包括:公共源极区,其形成在半导体衬底中;位线,其形成在半导体衬底之上;第一垂直沟道层和第二垂直沟道层,其耦接在位线与公共源极区之间,其中,第一垂直沟道层和第二垂直沟道层交替地布置在半导体衬底上;第一导电层,其层叠在半导体衬底之上以包围第一垂直沟道层的一侧;第二导电层,其层叠在半导体衬底之上以包围第二垂直沟道层的一侧;以及电荷储存层,其形成在第一垂直沟道层与第一导电层之间以及第二垂直沟道层与第二导电层之间。
- 三维半导体存储器件-201910332354.9
- 金钟源;宋旼莹 - 三星电子株式会社
- 2019-04-24 - 2019-11-01 - H01L27/11582
- 本发明提供了一种三维半导体存储器件,包括设置在下绝缘层上的水平半导体层。所述水平半导体层包括单元阵列区域和连接区域。设置有包括电极的电极结构。所述电极堆叠在所述水平半导体层上。所述电极在所述连接区域上具有阶梯结构。多个第一垂直结构设置在所述单元阵列区域上以穿透所述电极结构。多个第二垂直结构设置在所述连接区域上以穿透所述电极结构和所述水平半导体层。所述第二垂直结构的底表面位于低于所述水平半导体层的底表面的水平高度处。
- 半导体存储器件-201910275755.5
- 朴庆晋;姜书求;曹权纯;金森宏治 - 三星电子株式会社
- 2019-04-08 - 2019-10-18 - H01L27/11582
- 公开了一种半导体存储器件,包括:位于第一衬底上的外围电路结构;位于所述外围电路结构上的第二衬底;位于所述第二衬底上并且包括多个栅电极的堆叠结构;穿透所述堆叠结构和所述第二衬底的贯穿电介质图案;以及位于所述第二衬底的顶表面上的垂直支撑件,所述垂直支撑件从所述第二衬底的顶表面垂直延伸并穿透所述堆叠结构和所述贯穿电介质图案。
- 用于三维存储器的叠层结构、三维存储器及其制备方法-201910571662.7
- 王启光;周文犀 - 长江存储科技有限责任公司
- 2019-06-28 - 2019-10-18 - H01L27/11582
- 本发明提供一种用于三维存储器的叠层结构、三维存储器及其制备方法,包括上下交替叠置的牺牲层及栅间介质层;叠层结构内形成有沿叠层结构的厚度方向贯穿叠层结构的沟道通孔,沿叠层结构的厚度方向,沟道通孔各部分的宽度不尽相同;牺牲层的厚度与沟道通孔的宽度成正比。本发明的用于三维存储器的叠层结构中的牺牲层的厚度与沟道通孔的宽度成正比,可以弥补在叠层结构中形成的沟道通孔宽度不一致及沟道通孔形貌较差而带来的影响;基于本发明的三维存储器的叠层结构形成的三维存储器中,所有的存储单元编程/擦除速度一致,擦除态耦合效应较好,所有存储单元的性能具有较好的均一性,三维存储器的阈值电压较窄,三维存储器的性能稳定性好。
- 三维存储器及其数据操作方法-201810378907.X
- 刘峻;霍宗亮 - 长江存储科技有限责任公司
- 2018-04-25 - 2019-10-11 - H01L27/11582
- 本发明提供了一种三维存储器及其数据操作方法,该存储器包括:衬底;位于衬底上的堆叠层,堆叠层包括若干层沿垂直于衬底的方向间隔设置的栅极层;穿过堆叠层的沟道孔;位于沟道孔内的沟道层;位于沟道层上的漏极层;漏极层包括形成PN结的顶层P型区及底层N型区。本发明主要通过改变漏极层的结构来改变数据操作方式,无需接入高电压,即可利用漏极层来进行数据擦除,同时方便进行数据读取及数据编写,从而较好地防止对器件造成损坏,提高了三维存储器的使用寿命。
- 半导体器件及其制造方法-201910609256.5
- 李起洪;皮昇浩;李承俊 - 爱思开海力士有限公司
- 2014-06-11 - 2019-10-08 - H01L27/11582
- 一种半导体器件包括:第一层叠结构,其具有彼此交替形成的第一导电层和第一绝缘层;第一半导体图案,其穿通第一层叠结构;耦接图案,其与第一半导体图案耦接;以及缝隙,其穿通第一层叠结构和耦接图案。
- 半导体装置和制造半导体装置的方法-201810941699.X
- 山下徹也 - 东芝存储器株式会社
- 2018-08-17 - 2019-09-24 - H01L27/11582
- 根据实施例,一种半导体装置包含衬底、第一到第三导体及第一和第二接触件。所述第一导体设置在所述衬底上方的第一层中。所述第一接触件在第一方向上延伸,且设置于所述第一导体上。所述第二导体设置在所述第一层中且与所述第一导体绝缘。所述第三导体设置于所述第二导体与所述衬底之间。所述第二接触件在所述第一方向上延伸穿过所述第二导体,且经设置于所述第三导体上。如在第二方向上观察,所述第二接触件的宽度在包含于所述第一层中并平行于所述衬底的表面的边界面上方的部分与低于所述边界面的部分之间是不同的。
- 具有虚设通道区的垂直存储装置-201610326106.X
- 金锺源;林昇炫;姜昌锡;朴泳雨;裵大勋;殷东锡;李宇城;李载悳;任宰佑;崔韩梅 - 三星电子株式会社
- 2016-05-17 - 2019-09-17 - H01L27/11582
- 提供了具有虚设通道区的垂直存储装置。所述存储装置包括:均在与基底的上表面垂直的方向上延伸的多个通道区;与通道区相邻地堆叠在基底上的多个栅电极层和多个绝缘层,每个栅电极层延伸不同的长度;以及与所述多个栅电极层的第一端相邻的多个虚设通道区,其中,基底包括形成在所述多个虚设通道区下方的基底绝缘层。
- 半导体存储装置和其制造方法-201811004294.X
- 佐佐木広器;村越笃;大场龙二 - 东芝存储器株式会社
- 2018-08-30 - 2019-09-10 - H01L27/11582
- 本发明涉及一种半导体存储装置和其制造方法,所述半导体存储装置包含:半导体衬底;及多个第一布线层,其在垂直于所述半导体衬底的第一方向上堆叠在所述半导体衬底上方,并在与所述第一方向交叉且平行于所述半导体衬底的第二方向上延伸。所述装置进一步包含第一存储器柱,其包含:半导体层和第一绝缘层,其在所述第一方向上延伸,所述第一绝缘层设置在所述多个第一布线层与所述半导体层之间以接触所述半导体层;及电荷存储层,其分别设置在所述多个第一布线层与所述第一绝缘层之间。所述电荷存储层中的一或多者接触所述第一绝缘层。多个第二绝缘层设置在所述多个第一布线层中的每一者与所述电荷存储层中的每一者之间。
- 用于形成三维存储器件的双堆栈沟道孔结构的方法-201880000837.2
- 陶谦;胡禺石;吕震宇;肖莉红;陈俊;戴晓望;闾锦;朱继锋;董金文;姚兰 - 长江存储科技有限责任公司
- 2018-06-08 - 2019-09-10 - H01L27/11582
- 公开了一种用于形成3D存储器件的沟道孔结构的方法。所述方法包括:在衬底上形成第一交替电介质堆叠层和第一绝缘层;在穿透第一绝缘层和第一交替电介质堆叠层的第一沟道孔中形成第一沟道结构;在第一绝缘层中形成牺牲堆栈间插塞;在牺牲堆栈间插塞上形成第二交替电介质堆叠层;形成穿透第二交替电介质堆叠层并且暴露牺牲堆栈间插塞的部分的第二沟道孔;去除牺牲堆栈间插塞以形成腔;以及在所述腔中形成堆栈间沟道插塞,并在所述第二沟道孔中形成第二沟道结构,所述堆栈间沟道插塞接触所述第一沟道结构和所述第二沟道结构。
- 三维存储器及其制造方法-201810466713.5
- 刘峻 - 长江存储科技有限责任公司
- 2018-05-16 - 2019-08-30 - H01L27/11582
- 本发明提供一种三维存储器及其制造方法,该三维存储器包括衬底,形成在所述衬底上的沿与所述衬底垂直的方向交替层叠的导电层和绝缘层,沿与所述衬底垂直的方向贯穿所述交替层叠的导电层和绝缘层的沟道孔,以及形成在所述沟道孔内的存储串;所述存储串包括沿所述沟道孔的侧壁到轴心的方向依次形成的电荷存储层和沟道层,所述沟道层具有p型掺杂区,该p型掺杂区与所述衬底直接接触,所述衬底为p型衬底。
- 3D存储器件和用于形成3D存储器件的方法-201880001890.4
- 肖莉红 - 长江存储科技有限责任公司
- 2018-09-26 - 2019-08-30 - H01L27/11582
- 一种用于形成3D存储器件的方法包括在衬底上的接触区域中形成交替的电介质堆叠层,形成具有各种深度的在交替的电介质堆叠层中垂直延伸的多个接触孔,形成牺牲填充层以填充接触孔,形成在接触区域中穿透交替的电介质堆叠层的多个虚设沟道孔,用电介质材料填充虚设沟道孔以形成支撑物,以及用导电层替换交替的电介质堆叠层的牺牲层和牺牲填充层,从而形成多条栅极线和多个触点。
- 垂直存储器件-201510055617.8
- 李昌炫 - 三星电子株式会社
- 2015-02-03 - 2019-08-16 - H01L27/11582
- 本发明公开了垂直存储器件。根据示例实施方式,一种垂直存储器件包括在下绝缘层上的低电阻层、在低电阻层上的沟道层、在沟道层上的多个垂直沟道、以及多个栅线。垂直沟道在相对于沟道层的顶表面垂直的第一方向上延伸。栅线围绕垂直沟道的外侧壁,并且在第一方向上层叠并且彼此间隔开。
- 半导体器件及其制造方法-201410258002.0
- 李起洪;皮昇浩;李承俊 - 爱思开海力士有限公司
- 2014-06-11 - 2019-07-26 - H01L27/11582
- 一种半导体器件包括:第一层叠结构,其具有彼此交替形成的第一导电层和第一绝缘层;第一半导体图案,其穿通第一层叠结构;耦接图案,其与第一半导体图案耦接;以及缝隙,其穿通第一层叠结构和耦接图案。
- 一种3D NAND存储器件及其制造方法-201910403108.8
- 刘毅华;刘峻;范鲁明 - 长江存储科技有限责任公司
- 2019-05-15 - 2019-07-19 - H01L27/11582
- 本发明提供一种3D NAND存储器件及其制造方法,首先提供衬底,衬底上依次形成有阻挡层以及第一堆叠层,第一堆叠层由绝缘层和牺牲层交替层叠而成,以阻挡层作为刻蚀停止层,对第一堆叠层进行刻蚀形成沟道孔,去除沟道孔底部的阻挡层,完成对沟道孔的刻蚀。在本申请实施例中,在对第一堆叠层进行刻蚀的过程中,阻挡层对衬底形成了保护作用,这样去除阻挡层之后,衬底未被损伤,从而减少后续工艺,提高器件性能。
- 三维存储器及其制作方法-201910236356.8
- 郭帅 - 长江存储科技有限责任公司
- 2019-03-27 - 2019-06-07 - H01L27/11582
- 本发明实施例公开了一种三维存储器及其制作方法。所述三维存储器包括:堆叠设置的至少两个栅极层;所述至少两个栅极层中的第一类栅极,包括:至少一个第一栅极单元,所述第一栅极单元包括由下至上依次层叠的第一个第一介质层、第二介质层、第二个第一介质层和金属栅极层;所述第二介质层的介电常数小于所述第一介质层的介电常数。
- 存储器元件及其制作方法-201510042457.3
- 陈士弘 - 旺宏电子股份有限公司
- 2015-01-28 - 2019-05-31 - H01L27/11582
- 本发明公开了一种存储器元件及其制作方法,该存储器元件包括多个含硅导电层是相互平行地垂直叠层于基板上。多条串行选择线位于含硅导电层上方,并沿第一方向延伸。多条串行垂直于含硅导电层和串行选择线,且电性连接至串行选择线。多条位线位于串行选择在线,并沿第二方向延伸。多组多层插塞结构沿第一方向排列设置,将多个串行分别夹设于相邻二个多层插塞结构之间。其中,每一多层插塞结构包含多个介层插塞,每一介层插塞与一含硅导电层对应导通。多条金属字线。其中,每一金属字线沿第一方向延伸,且与导通同一含硅导电层的介层插塞电性连接。
- 包括垂直结构的三维半导体装置-201811329764.X
- 郑煐陈 - 三星电子株式会社
- 2018-11-09 - 2019-05-28 - H01L27/11582
- 提供了一种三维半导体装置,所述三维半导体装置包括:栅电极,设置在基底上,并具有垫区;单元垂直结构,穿过栅电极;虚设垂直结构,穿过垫区;以及栅极接触塞,设置在垫区上。单元垂直结构包括设置在比栅电极的水平高的水平上的单元垫层和与栅电极相对的单元沟道层,虚设垂直结构包括由与单元垫层的材料不同的材料形成的缓冲区以及由与单元沟道层的材料相同的材料形成的虚设沟道层,缓冲区的至少一部分与单元垫层的至少一部分位于同一平面上。
- 三维存储器及其制作方法-201910149876.5
- 刘峻 - 长江存储科技有限责任公司
- 2019-02-28 - 2019-05-14 - H01L27/11582
- 本发明涉及半导体设计及制造领域,特别是涉及一种三维存储器及其制作方法,三维存储器包括半导体结构和堆叠结构,其中半导体结构具有外围电路;堆叠结构位于外围电路上,堆叠结构包括核心区及字线连接区,核心区具有沟道孔,沟道孔中形成有存储器膜及沟道层,字线连接区具有贯穿字线连接区的接触孔,接触孔中形成有绝缘侧壁及导电支撑柱,导电支撑柱连接外围电路。本发明可有效利用字线连接区的面积,减小外围电路引出所需占用的周边区的面积,提高了三维存储器的集成度及性能,同时,本发明可避免接触孔底部填入多晶硅而造成器件的短路或漏电,提高三维存储器的电学稳定性及良率。
- 形成三维存储器的方法以及三维存储器-201910151716.4
- 薛磊 - 长江存储科技有限责任公司
- 2019-02-28 - 2019-05-07 - H01L27/11582
- 本发明涉及一种形成三维存储器的方法以及三维存储器,该三维存储器包括一种三维存储器,包括衬底、经掺杂的阱区、位于所述衬底上的堆叠层以及垂直穿过所述堆叠层且到达所述阱区的沟道结构。所述经掺杂的阱区位于所述衬底中,所述阱区与所述衬底接触。所述堆叠层包括间隔的栅极层。所述沟道结构包括沟道层,其中所述沟道层位于所述阱区的部分从所述沟道结构的侧面露出,从而与所述阱区接触。本发明由于不必在沟道孔底部形成硅外延层,可以避免这一技术的负面效果。
- 一种三维存储器及其制备方法-201910001102.8
- 杨俊铖;蒋阳波;彭琳 - 长江存储科技有限责任公司
- 2019-01-02 - 2019-05-03 - H01L27/11582
- 本发明公开了一种三维存储器及其制备方法。其中,所述存储器包括:半导体衬底;绝缘层,位于所述半导体衬底上;堆叠结构,位于所述绝缘层上;沟道通孔,贯穿所述堆叠结构以及所述绝缘层,暴露所述半导体衬底的上表面;其中,所述绝缘层用于在采用第一刻蚀工艺刻蚀出贯穿所述堆叠结构的部分所述沟道通孔时作为所述第一刻蚀工艺的刻蚀阻挡层。
- 半导体器件及其制造方法-201410850000.0
- 李承* - 爱思开海力士有限公司
- 2014-12-30 - 2019-04-12 - H01L27/11582
- 一种半导体器件包括:多个第一导电图案,其层叠在衬底上;虚设图案,其分别形成在所述第一导电图案中;第一阻挡图案,每个第一阻挡图案包围相应的第一导电图案,且部分地插入在相应的第一导电图案和相应的虚设图案之间;第二阻挡图案,每个第二阻挡图案包围相应的第一阻挡图案和相应的虚设图案;第二导电图案,其位于所述第一导电图案之上或之下;以及第三阻挡图案,其包围所述第二导电图案,其中,所述第二导电图案具有比所述第一导电图案更大的厚度。
- 用于三维与非门闪存的存储器装置及其操作方法-201510381192.X
- 张国彬;吕函庭 - 旺宏电子股份有限公司
- 2015-07-02 - 2019-03-29 - H01L27/11582
- 本发明公开了一种用于三维与非门闪存的存储器装置及其操作方法,该存储器装置包括多个存储单元的复数串行。多个导电条带的多个叠层包括作为这些串行中的多条第一串行选择线的多个第一上条带、作为这些串行中的多条第二串行选择线的多个第二上条带,以及作为这些串行中的多条字线多个中间条带。该存储器装置包括一控制电路,耦接于这些第一串行选择线及这些第二串行选择线,并通过施加一第一启动电压至耦接于一特定串行的这些第一串行选择线的其中之一、及施加一第二启动电压至耦接于该特定串行的这些第二串行选择线的其中之一,以选择该特定串行。
- 一种高堆叠层数3D NAND闪存的制作方法及3D NAND闪存-201711166877.8
- 陈子琪;李超;吴关平 - 长江存储科技有限责任公司
- 2017-11-21 - 2019-03-19 - H01L27/11582
- 本发明提供了一种高堆叠层数3D NAND闪存的制作方法及3D NAND闪存,包括以下步骤:提供一个基片晶圆,所述基片晶圆上具有MOS器件区和第一存储器件区;提供一个键合晶圆,所述键合晶圆上具有金属连线区和第二存储器件区;键合连接;具体为将键合晶圆翻转,使得所述金属连线区对应MOS器件区,第二存储器件区对应第一存储器件区,并依靠范德华力使得键合晶圆和基片晶圆直接键合连接;连接后处理;具体包括将键合晶圆进行衬底减薄,制造金属互联层,形成与MOS器件和存储器件的金属连线。本发明克服了现有工艺对于N/O堆叠结构的层数限制,获得高堆叠层数3D NAND闪存,提高3D NAND闪存的存储能力。
- 存储装置-201810113346.0
- 山中贵哉 - 东芝存储器株式会社
- 2018-02-05 - 2019-03-15 - H01L27/11582
- 实施方式提供一种能够容易地形成存储器孔,能够使制造良率提高的存储装置。存储装置具备:导电层;第1电极层,设置在导电层上;第2电极层,设置在导电层与第1电极层间,包含与第1电极层不同的材料;半导体柱,在从导电层朝向第1电极层的第1方向上贯穿第1及第2电极层地延伸,具有连接在导电层的端部;第1绝缘膜,包含位于半导体柱与第1电极层间、及半导体柱与第2电极层间、及半导体柱与导电层间的部分,沿半导体柱在第1方向上延伸;第2绝缘膜,设置在导电层与第1绝缘膜间;及第3绝缘膜,设置在第1绝缘膜与第2电极层间。所述第2、第3绝缘膜、第2电极层及导电层包含第1元素,第2及第3绝缘膜包含第1元素的氧化物或氮化物。
- 制造具有三维布置的存储单元的半导体器件的方法-201810985716.X
- 朴钟撤 - 三星电子株式会社
- 2018-08-28 - 2019-03-15 - H01L27/11582
- 一种制造半导体器件的方法可以包括:形成堆叠结构,该堆叠结构包括堆叠在基板上的层;在堆叠结构上形成掩模图案;以及使用掩模图案来图案化堆叠结构,使得堆叠结构具有拥有台阶轮廓的端部。堆叠结构的图案化可以包括执行使用掩模图案作为蚀刻掩模蚀刻堆叠结构的垫蚀刻工艺、以及执行蚀刻掩模图案的侧壁的掩模蚀刻工艺。掩模蚀刻工艺的执行可以包括将离子束照射到掩模图案上,该离子束可以相对于掩模图案的侧壁以第一倾斜角照射,并且相对于掩模图案的顶表面以第二倾斜角照射。第一倾斜角可以不同于第二倾斜角。
- 一种3D NAND存储器件的平坦化方法-201710773910.7
- 张帜;华文宇;夏志良;骆中伟;李思晢 - 长江存储科技有限责任公司
- 2017-08-31 - 2019-03-12 - H01L27/11582
- 本申请实施例提供了一种3D NAND存储器件的平坦化方法。该平坦化方法在衬底表面上沉积的第一氧化硅膜的厚度等于3D NAND存储器件的氮化硅和氧化硅交替的堆叠结构的高度。如此,周边电路区和存储堆叠区的高度一致,如此,两者可以通过一道光刻曝光刻蚀工艺进行刻蚀,因此,相较于现有技术,本申请提供的平坦化方法节省了一道光刻曝光刻蚀工艺,降低了成本。此外,该方法能够更容易地实现周边电路区和存储堆叠区的高度一致。另外,在本申请实施例提供的平坦化方法中,在周边电路区刻蚀过程中,存在氮化硅停止层,因而不会造成氧化硅膜刻蚀尖角,因而也就不会在刻蚀后的周边电路区出现一圈凹陷结构的现象。
- 一种存储器装置及其制造方法-201510015070.9
- 胡志玮;叶腾豪 - 旺宏电子股份有限公司
- 2015-01-13 - 2019-03-12 - H01L27/11582
- 本发明公开了一种存储器装置及其制造方法。该存储器装置的制造方法包括:形成一半导体材料条,具有一存储器区域、一第一接触着陆区区域以及一在存储器区域与第一接触着陆区区域之间的开关区域;形成一存储器层于存储器区域中的条的表面上;形成多个存储单元栅极是于此条的存储器区域上;形成一开关栅极于此条的开关区域上面;沉积一掺杂绝缘材料于第一接触着陆区区域与存储器区域之间的部分半导体材料条上;从掺杂绝缘材料扩散掺质进入部分半导体材料条。
- 垂直型非易失性存储器件和垂直沟道非易失性存储器件-201510002192.4
- 李昌炫 - 三星电子株式会社
- 2015-01-04 - 2019-03-08 - H01L27/11582
- 本发明提供垂直型非易失性存储器件和垂直沟道非易失性存储器件,其中沟道结构形成在其中的沟道孔的大小之间的差异被减小。垂直型非易失性存储器件包括在其表面内具有沟道孔凹陷区域的基板。沟道结构从基板的表面在沟道孔凹陷区域当中的多个沟道孔凹陷区域上突起,包括绝缘层和导电层的存储单元叠层可以沿着沟道结构的侧壁交替地层叠。公共源极线沿着基板的表面在沟道孔凹陷区域当中的在字线凹陷区域中的其它沟道孔凹陷区域上延伸,该字线凹陷区域将相邻的存储单元叠层分离。还讨论了相关的制造方法。
- 半导体结构及其制造方法-201710751228.8
- 吴冠纬;刘注雍;张耀文;杨怡箴 - 旺宏电子股份有限公司
- 2017-08-28 - 2019-03-05 - H01L27/11582
- 一种半导体结构包括一基板、一叠层、一孔洞、和一有源结构。叠层设置在基板上。叠层由彼此交替的多个导电层和多个绝缘层构成。所述导电层包括一第i层导电层和设置在第i层导电层上方的一第j层导电层,第i层导电层具有厚度ti,第j层导电层具有厚度tj,tj大于ti。孔洞穿过叠层。孔洞具有分别对应第i层导电层和第j层导电层的直径Di和直径Dj,Dj大于Di。有源结构设置在孔洞中。有源结构包括一通道层。该通道层沿着孔洞的一侧壁设置,并与叠层的导电层隔离。
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的