[发明专利]存储器阵列有效
| 申请号： | 201410465835.4 | 申请日： | 2014-09-12 |
| 公开（公告）号： | CN105405463B | 公开（公告）日： | 2019-11-22 |
| 发明（设计）人： | 杨光军 | 申请（专利权）人： | 上海华虹宏力半导体制造有限公司 |
| 主分类号： | G11C16/10 | 分类号： | G11C16/10;G11C16/06 |
| 代理公司： | 31237 上海思微知识产权代理事务所(普通合伙) | 代理人： | 郑玮<国际申请>=<国际公布>=<进入国 |
| 地址： | 201203 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种存储器阵列，该存储器阵列包括多个基本单元阵、字线组及位线组，每个基本单元阵包括2×2个存储单元对，字线组包括字线WL<m>、第一控制栅线CG<m>，位线组包括位线BL0<m>、BL1<m>和选择信号线S<m>，该多个基本单元阵在列行方向依次由该位线组和字线组级联，其形成的各列纵向单元阵和其他列单元阵没有关联，通过本发明，存储器阵列的列方向每一组存储单元和其他组存储单元没有关联，译码简单，适合银行卡的开发。 | ||
| 搜索关键词： | 存储器阵列 基本单元 位线组 字线组 组存储单元 关联 选择信号线 存储单元 控制栅线 纵向单元 列单元 列方向 银行卡 级联 位线 译码 字线 开发 | ||
【主权项】：
1.一种存储器阵列，其特征在于：该存储器阵列包括多个基本单元阵、字线组及位线组，每个基本单元阵包括2×2个存储单元对，字线组包括字线WL<m>、第一控制栅线CG<m>，位线组包括位线BL0<m>、BL1<m>和选择信号线S<m>，该多个基本单元阵在列行方向依次由该位线组和字线组级联，其形成的各列纵向单元阵和其他列单元阵没有关联，字节选择控制模块通过选中或者不选中每个字节的字线WL，来实现字节的选择；/n其中，对每一个基本单元阵的各存储单元对，该第一控制栅线CG<m>连接其第一控制栅极和第二控制栅极，该字线WL<m>连接字线控制栅极；/n定义各存储单元对的源漏极的上端为漏极，定义各存储单元对的源漏极的下端为源极，对该存储器阵列的奇数行奇数列存储单元对，位线BL0<n>连接其漏极，选择信号线S<n>连接其源极，对奇数行偶数列存储单元对，位线BL1<n>连接其漏极，选择信号线S<n>连接其源极，对偶数行奇数列存储单元对，位线BL0<n>连接其源极，位线选择信号线S<n>连接其漏极，对偶数行偶数列存储单元对，位线BL1<n>连接其源极，选择信号线S<n>连接其漏极。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司，未经上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410465835.4/，转载请声明来源钻瓜专利网。
- 上一篇：联系人的提示方法和装置
- 下一篇：终端管理方法和网络设备
- 同类专利
- 非易失性半导体存储装置-201610139882.9
- 矢野胜 - 华邦电子股份有限公司
- 2016-03-11 - 2020-02-14 - G11C16/10
- 本发明提供一种具有经过改良的布局结构的非易失性半导体存储装置，能够实现低功耗化、高速化、小型化。本发明的快闪存储器包含形成有NAND型串的存储器阵列。存储器阵列包含多个全局块，一个全局块包含多个块，一个块包含多个NAND型串。多根局域位线由一个全局块内的多个块的各个所共用，多根全局位线是多个全局块共用，且包含一根全局位线与n根局域位线之间的选择性地连接的连接部件。当进行读出动作或编程动作时，由n根局域位线共用一根全局位线。
- 存储阵列-201610628752.1
- 赖宗沐;陈志欣;王世辰;柏正豪 - 力旺电子股份有限公司
- 2016-08-03 - 2020-02-14 - G11C16/10
- 本发明公开了一种存储阵列，存储阵列包括复数个存储分页，每一存储分页包括复数个存储比特组，每一存储比特组包括复数个存储单元。每一存储单元包括浮接栅极模块、控制元件及清除元件。位在同一行的复数个存储比特组耦接至相同的清除线，而位在相异行的复数个存储比特组耦接至相异的复数条清除线。因此存储阵列能够支持比特组操作，且位在相同比特组的存储单元还可共享相同的井区。存储阵列的面积会降低，也能够更有弹性地支持各种操作。
- 编程和擦除存储器结构-201910567872.9
- F·卡恩;N·W·罗布森;桐畑外志昭;D·莫伊;D·L·阿南德 - 格芯公司
- 2019-06-27 - 2020-02-11 - G11C16/10
- 本公开涉及编程和擦除存储器结构。本公开一般涉及半导体结构，更具体地，涉及编程和擦除存储器结构以及制造方法。半导体存储器包括：电荷捕获晶体管；以及自加热电路，其选择性地将电压施加到电荷捕获晶体管的端子，以辅助电荷捕获晶体管的擦除操作。
- 存储器系统-201610133653.6
- 白川政信;安福健太;山家阳 - 东芝存储器株式会社
- 2016-03-09 - 2020-02-11 - G11C16/10
- 本发明的实施方式提供一种能够提升动作可靠性的存储器系统。一实施方式的存储器系统包括控制器、及半导体存储装置。在第1写入动作(PPP mode的选择ZN0)中，对第1列群ZN0写入数据。在第2写入动作(PPP mode的选择ZN3)中，对第2列群ZN3写入数据。半导体存储装置对于写入动作中的动作设定值，在第1写入动作(选择ZN0时)中使用第1设定值，在第2写入动作(选择ZN3时)中使用与所述第1设定值不同的第2设定值。
- 非易失性存储装置和编程验证方法-201510526556.9
- 朴一汉;金志锡;宋仲镐;安洋鲁 - 三星电子株式会社
- 2015-08-25 - 2020-02-07 - G11C16/10
- 提供了非易失性存储装置和编程验证方法。所述编程验证方法用于对多个存储单元编程的非易失性存储装置。所述编程验证方法包括以下步骤：施加多个验证电压，并且基于所述多个验证电压中的一个验证电压来确定是否完成了对所述多个存储单元中的具有不同的目标阈值电压分布的存储单元的编程。
- 用于对分离栅式非易失性存储器单元编程的系统和方法-201510166483.7
- 钱晓州;V.马科夫;J-W.尤;X.Y.皮;A.科托夫 - 硅存储技术公司
- 2015-04-09 - 2020-02-07 - G11C16/10
- 本发明提供了一种闪存存储器装置，以及一种采用与现有技术的方法相比减轻装置劣化的方式对所述装置编程的方法。
- EEPROM存储器及其操作方法-201710004047.9
- 张可钢;陈华伦 - 上海华虹宏力半导体制造有限公司
- 2017-01-04 - 2020-02-07 - G11C16/10
- 本发明公开了一种EEPROM存储器，每一个字节选择电路同时选择多个字节，对应的位数为x×n；列选择电路，用于x×n列所对应的位进行选择；数据擦除和写入单元，用于输入一个字节数据用于数据擦除和写入；第一数据读出单元，用于读出所选择的一个字节数据；第二数据读出单元，用于读出未被选择的(x‑1)个字节数据；数据寄存器，用于将数据擦除和写入单元的数据和第二数据读出单元的数据拼成x个字节数据；在数据擦除和写入过程中，数据寄存器的x个字节数据通过列选择电路输入到对应的同一行的存储单元中，实现对所选择的一个字节的存储单元的擦除或写。本发明能减少字节选择电路的数目以及减少不同存储单元之间的串扰。
- 存储器系统及该存储器系统的操作方法-201910127366.8
- 李周映 - 爱思开海力士有限公司
- 2019-02-20 - 2020-02-04 - G11C16/10
- 本发明公开一种存储器系统，该存储器系统包括：存储器装置，包括多个管芯，每个管芯包括一个或多个清除块和一个或多个多层单元块；控制器写入缓冲器；控制器缓冲器管理器，将主机数据缓冲到控制器写入缓冲器中；清除块管理器，当接收到清除命令时，控制存储器装置执行将缓冲的主机数据编程到分别包括在管芯中的清除块中的交织编程操作；以及处理器，当缓冲的主机数据的大小达到阈值时，控制存储器装置执行将缓冲的主机数据编程到分别包括在管芯中的多层单元块中的交织编程操作。
- 用于执行多重存储器操作的设备及方法-201910855051.5
- 达尼埃莱·巴卢智;科拉多·维拉 - 美光科技公司
- 2015-05-04 - 2020-02-04 - G11C16/10
- 本申请涉及用于执行多重存储器操作的设备及方法。所揭示技术涉及一种经配置以响应于通过存储器控制器接收的单个命令而执行多重存取操作的存储器装置及一种执行所述多重存取操作的方法。在一个方面中，所述存储器装置包含包括多个存储器单元的存储器阵列，以及存储器控制器。所述存储器控制器经配置以接收指定将对所述存储器阵列执行的多个存储器存取操作的单个命令。所述存储器控制器进一步经配置以致使对所述存储器阵列执行所述经指定多个存储器存取操作。
- 一种非易失性存储器的擦除方法-201410536045.0
- 胡洪;洪杰;陈建梅 - 北京兆易创新科技股份有限公司
- 2014-10-11 - 2020-02-04 - G11C16/10
- 本发明公开了一种非易失性存储器的擦除方法，所述方法包括：S1对经过M次擦除操作的存储块中的所有扇区进行第一次擦除验证，获取需要进行擦除操作的扇区，其中，M为大于1的整数；S2对所述获取到的需要进行擦除操作的扇区进行擦除操作。本发明只对获取到的需要进行擦除操作的扇区进行擦除操作，防止不需要进行擦除操作的扇区发生过擦除，节省了对不需要进行擦除操作的扇区中的存储单元进行过擦除编程的时间，加快了非易失性存储器的擦除速度。
- 一种新的存储器装置及操作方法-201910868978.2
- 廖璐;王美;李跃平 - 长江存储科技有限责任公司
- 2019-09-16 - 2020-01-31 - G11C16/10
- 本发明提供了一种新的存储器装置及操作方法，所述存储器装置包括：多个逻辑单元，所述逻辑单元包含存储单元阵列，并根据所接收的命令对所述存储单元阵列进行操作；多个控制模块，多个所述控制模块与多个所述逻辑单元一一对应，且多个所述控制模块之间相互连接，用于限制同时进行所述操作的所述逻辑单元的数量。本发明通过引入一种新的存储器装置及操作方法，在多个逻辑单元的编程等操作过程中，限制同时进行操作的逻辑单元的数量，防止了多逻辑单元同时操作时引发的大峰值电流导致系统电源功率下降的问题，确保了存储器装置执行编程等操作时的器件性能。
- 一种非易失存储器处理方法及装置-201810772054.8
- 朱长峰;舒清明 - 合肥格易集成电路有限公司;北京兆易创新科技股份有限公司
- 2018-07-13 - 2020-01-21 - G11C16/10
- 本发明实施例提供了一种非易失存储器处理方法及装置，该方法包括：在对非易失存储器进行编程时，选中目标字线；以所述目标字线的初始电压为起始电压，根据预设的电压跳变时长和预设的电压跳变差值对所述目标字线施加依次增加的跳变电压，直到施加在所述目标字线上的电压达到编程电压。本发明实施例在对非易失存储器进行编程时，对被选中的目标字线，以目标字线的初始电压为起始电压，根据预设的电压跳变时长和预设的电压跳变差值对目标字线施加依次增加的跳变电压，直到施加在目标字线上的电压达到编程电压，使得在每个阶段目标字线远端和近端的电压建立时间差值较小，提升了非易失存储器数据存储的稳定性。
- 一种便携式多功能离线烧录器-201511032642.0
- 许飞;彭潇;王翠荣 - 北京兆易创新科技股份有限公司;合肥格易集成电路有限公司
- 2015-12-31 - 2020-01-21 - G11C16/10
- 本发明提供了一种便携式多功能离线烧录器，包括：主控MCU模块，内部设有大容量可读写操作的Flash存储器，Flash存储器用于存储离线烧录器Firmware程序和源程序，还设有USB接口，用于和其它外部设备进行数据交换，还设有SWD接口，用于调试程序、离线烧录、更新源程序，指令接收执行模块，用于离线烧录器执行各功能，运行状态显示模块，用于显示离线烧录器各运行状态。本发明能够实现离线烧录程序，更新硬件芯片Flash存储器中的程序，也能作为程序调试器使用。
- 存储器编程方法和设备-201410437479.5
- 柳凡善;尹泰日;刘大荣 - 美格纳半导体有限公司
- 2014-08-29 - 2020-01-17 - G11C16/10
- 提供一种存储器编程方法和设备。所述存储器编程设备包括：存储器读取器，被构造为读取与可编程存储器的地址相关的多个单元中的读数据；存储器写入器，被构造为将写数据记录在所述多个单元上，将写数据与读数据进行比较，产生重写模式，并纠正所述多个单元中的至少一个不匹配的单元。因此，可减少编程处理时间并增加成品率。
- 存储器阵列及其读、编程、擦除操作方法-201610518863.7
- 杨光军;孔蔚然;胡剑 - 上海华虹宏力半导体制造有限公司
- 2016-07-04 - 2020-01-17 - G11C16/10
- 一种存储器阵列及其读、编程、擦除操作方法，存储器阵列包括多个块结构，每一个块结构中包括多个分栅闪存单元；分栅闪存单元包括源极、漏极、第一控制栅结构、字线结构和第二控制栅结构；在每一个块结构中：多个分栅闪存单元依次串联在第一位线和第二位线之间，其中，第一个分栅闪存单元的漏极耦接第一位线，后一分栅闪存单元的漏极耦接前一分栅闪存单元的源极，最后一个闪存单元的源极耦接第二位线；多个分栅闪存单元的字线结构分别耦接各自的字线；多个分栅闪存单元的第一控制栅结构分别耦接各自的第一控制栅线；多个分栅闪存单元的第二控制栅结构分别耦接各自的第二控制栅线。本发明方案可以较大程度地节约存储器面积。
- 对编程故障自动响应的非易失性存储装置-201610348341.7
- 阿迪蒂亚·普拉塔普·夏尔马;N·伯拉希瓦·库马尔;维马尔·库马尔·贾殷 - 桑迪士克科技有限责任公司
- 2016-05-24 - 2020-01-14 - G11C16/10
- 本申请涉及一种对编程故障自动响应的非易失性存储装置。一种非易失性存储系统包括控制器和与该控制器进行通信的一个或更多个存储器管芯。控制器向存储器管芯中的一个存储器管芯发送数据和起始地址连同用于对该数据进行编程的请求。存储器管芯包括多个非易失性存储元件和一个或更多个控制电路。一个或更多个控制电路试图将数据编程至起始地址处的非易失性存储元件，并且确定在起始地址处对数据的编程失败。一个或更多个控制电路在存储器管芯没有被控制器指示新地址的情况下在存储器管芯中自动地标识新地址，并且一个或更多个控制电路在没有数据从控制器被重新传送至存储器管芯的情况下在存储器管芯上的新地址处对数据进行编程。
- 热载流子注入可编程存储器和编程该存储器的方法-201410597510.1
- F·拉罗萨;S·尼埃尔;A·雷尼耶;J·德拉洛 - 意法半导体(鲁塞)公司
- 2014-10-30 - 2020-01-10 - G11C16/10
- 本公开涉及热载流子注入可编程存储器和编程该存储器的方法。本发明涉及一种包括至少一个字线(WL
- 半导体存储装置-201610141276.0
- 长富靖;星聪 - 东芝存储器株式会社
- 2016-03-11 - 2020-01-10 - G11C16/10
- 本发明的实施方式提供一种动作速度得到提高的半导体存储装置。实施方式的半导体存储装置包括：存储单元阵列；读出放大器，与所述存储单元阵列连接；第1数据锁存器，与输入输出电路连接；第2数据锁存器，与所述输入输出电路连接；数据总线，连接于所述读出放大器、所述第1数据锁存器及所述第2数据锁存器；以及第3数据锁存器，连接于所述数据总线，且配置在所述读出放大器与所述第1数据锁存器或所述第2数据锁存器之间。
- 写入线电路、浮置数据线电路及其方法-201910451961.7
- 曼尼什·阿若拉;廖宏仁;陈炎辉;尼基尔·普里;许育豪 - 台湾积体电路制造股份有限公司
- 2019-05-28 - 2020-01-07 - G11C16/10
- 一种写入线电路包括：电源节点，被配置为承载电源电压电平；参考节点，被配置为承载参考电压电平；第一输入节点，被配置为接收第一数据信号；第二输入节点，被配置为接收第二数据信号；第三输入节点，被配置为接收控制信号；和输出节点。所述写入线电路被配置为响应于所述第一数据信号、所述第二数据信号和所述控制信号而在所述输出节点上输出所述电源电压电平或所述参考电压电平中的一个，或使所述输出节点浮置。本发明的实施例还提供了浮置数据线电路及其方法。
- 半导体器件及其编程方法-201410429712.5
- 金世峻;卓在日;朴景焕 - 爱思开海力士有限公司
- 2014-08-27 - 2020-01-07 - G11C16/10
- 一种半导体器件，包括：电耦接的多个存储器单元，成大体垂直的构型，从半导体衬底起在基本垂直的方向上延伸；外围电路，被配置成编程所述存储器单元；以及控制电路，被配置成：编程从所述多个存储器单元中选出的存储器单元以将电荷俘获在选中的存储器单元中，以及向外围电路发出至少一个命令以管理俘获电荷的至少一部分在与选中的存储器单元相邻的存储器单元之间的分散。
- 存储器控制电路单元、存储器储存装置及数据存取方法-201510113395.0
- 林纬;赖国欣;王天庆 - 群联电子股份有限公司
- 2015-03-16 - 2020-01-07 - G11C16/10
- 本发明提供一种存储器控制电路单元、存储器储存装置及数据存取方法。所述存储器控制电路单元，其包括多个数据扰乱电路与数据选择电路。当从主机系统接收第一数据时，第一数据会被输入至此些数据扰乱电路以分别地输出多个第二数据。数据选择电路依据此些第二数据的内容，选择其中一个第二数据作为第三数据，并且此第三数据会被编程至可复写式非易失性存储器模块中。基此，写入至可复写式非易失性存储器模块的数据可有效地被扰乱。本发明实施例所提出的存储器控制电路单元、存储器储存装置及其使用的存取方法能够可有效地扰随机数据，由此避免可能会因为分布不平均、读取电压偏移或比特线电阻不均匀等因素而造成数据的识别错误。
- 存储器装置与其操作方法-201510361901.8
- 简维志;何永涵 - 旺宏电子股份有限公司
- 2015-06-26 - 2020-01-07 - G11C16/10
- 本发明公开了一种存储器装置与其操作方法，该操作方法包括：决定该存储器装置的一操作状态；当决定该存储器装置操作于一第一操作状态时，施加一重设脉冲至该存储器装置；当决定该存储器装置操作于一第二操作状态时，施加该重设脉冲与至少一第一递增式脉冲设定检验电流至该存储器装置，该第一递增式脉冲设定检验电流的一最大可允许电流低于一熔化电流；当决定该存储器装置操作于一第三操作状态时，施加该重设脉冲与至少一第一相同脉冲设定检验电流至该存储器装置，该第一相同脉冲设定检验电流的一最大可允许电流低于该熔化电流；以及当决定该存储器装置操作于一第四操作状态时，施加一设定脉冲至该存储器装置。
- 存储单元编程方法、存储器控制电路单元与存储装置-201410799120.2
- 林纬;许祐诚 - 群联电子股份有限公司
- 2014-12-19 - 2020-01-07 - G11C16/10
- 本发明提供一种用于存储单元编程方法、存储器控制电路单元与存储装置。此存储单元编程方法包括将可复写式非易失性存储器模块的实体抹除单元至少分组为第一区与第二区，其中第一组编程参数被预先设定用于将第一类数据写入至属于第一区的实体抹除单元的下实体编程单元并且第一区的实体抹除单元的上实体编程单元不会被用来存储数据。此方法还包括：调整第一组编程参数以获得第二组编程参数；以及使用第二组编程参数将第二类数据写入至属于第二区的实体抹除单元的下实体编程单元中，其中第二区的实体抹除单元的上实体编程单元不会被用来存储数据。
- 页面缓冲器及包括该页面缓冲器的存储器件-201910322253.3
- 曹溶成;朴曾焕;金宗慜;金重官 - 三星电子株式会社
- 2019-04-22 - 2019-12-24 - G11C16/10
- 本公开提供了一种页面缓冲器及包括该页面缓冲器的存储器件。所述存储器件包括：存储单元阵列，所述存储单元阵列具有多个存储单元串和连接到所述多个存储单元串的多条位线；以及多个页面缓冲器，所述多个页面缓冲器连接到所述多条位线，其中，所述多个页面缓冲器中的每一个页面缓冲器包括多个锁存器和传输晶体管，所述多个锁存器共享一个数据传输节点并通过所述数据传输节点彼此交换数据；所述传输晶体管设置所述数据传输节点与另一页面缓冲器的另一数据传输节点之间的连接。
- 一种通过重定向提高3D FG NAND闪存可靠性的方法-201710578506.4
- 吴非;谢长生;朱玥;熊钦 - 华中科技大学
- 2017-07-17 - 2019-12-24 - G11C16/10
- 本发明公开了一种通过重定向提高3D FG NAND闪存可靠性的方法，包括：设置读干扰上限，获取闪存中原子操作的信息，包括原子操作类型以及原子操作的目标地址，获取闪存芯片中各空闲页的信息，包括页在闪存块中的位置以及页的类型。通过获取的信息对读热点页进行识别，并将读热点页中的数据迁移至产生读干扰较小的页位置，从而减小读干扰，提高闪存的可靠性。
- 一种NANDFLASH编程的防干扰方法-201510523078.6
- 潘荣华;贺元魁 - 北京兆易创新科技股份有限公司
- 2015-08-24 - 2019-12-13 - G11C16/10
- 本发明公开了一种NANDFLASH编程的防干扰方法。该方法包括：对选中字线施加编程电压，未选中字线施加导通电压；对所述选中字线进行读操作，确定所述字线是否被编程成功；若所述读操作状态为编程失败，以设定步进值抬升当前编程电压值和导通电压值，返回执行所述读操作，直到所述读操作状态为编程成功为止。本发明实施例提供的一种NANDFLASH编程的防干扰方法，保证编程电压和导通电压之间合适的电压窗口，有效降低编程干扰和导通电压干扰。
- 用于在EEPROM存储器中进行写入的方法和相应的存储器-201610099337.1
- F·塔耶;M·巴蒂斯塔 - 意法半导体(鲁塞)公司
- 2016-02-23 - 2019-12-13 - G11C16/10
- 本申请涉及用于在EEPROM存储器中进行写入的方法和相应的存储器。根据一种实现模式，提出当可选地使用传统写命令时，通过基于待写入数据的值并且可选地基于存储器中存在的数据的值来删除擦除步骤或者编程步骤，从而自动地加速写操作。当存储器被配备有基于汉明码的纠错码时，汉明码的性质使得可以容易地实现存储器内写入循环的这一可能的加速。这一性质在于，根据该性质，当将n个字节组在一起的数字字的字节的所有比特等于零时，与这些字节相关联的校验位也都等于零。
- 一种非易失性存储器写状态寄存器的方法-201510633909.5
- 舒清明;薛子恒;潘荣华 - 北京兆易创新科技股份有限公司
- 2015-09-29 - 2019-12-13 - G11C16/10
- 本发明公开了一种非易失性存储器写状态寄存器的方法。其中，所述方法，包括步骤1、读取状态寄存器的原始数据；步骤2、比较用户发送的数据与所述原始数据；步骤3、判断所述用户数据中是否存在需要进行擦除的位数据，若是，对所述原始数据依次进行预编程操作、擦除操作、编程操作和结束写操作过程，否则执行步骤4；步骤4、判断所述用户数据和所述原始数据是否相同，若是，结束写状态寄存器的过程，否则，对所述原始数据进行编程操作，结束写状态寄存器的过程。本发明实施例提供的技术方案，减少了对状态寄存器存储单元的重复编程和擦除操作，延长了状态寄存器的使用寿命，提高了产品品质。
- 可调节家具系统及其电子部件以及配置电子部件的设备-201920117800.X
- 沃尔特·科赫 - 逻辑数据电子软件发展股份有限公司
- 2019-01-23 - 2019-12-13 - G11C16/10
- 本实用新型公开了一种可调节家具系统的电子部件、可调节家具系统以及用于对该电子部件进行配置的设备。该可调节家具系统的电子部件(1)包括壳体(10)中的开口(11)和多个接触区(15)。该部件被布置成能够借助于针适配器(20)通过开口(11)建立从外部至存储器元件(14)的编程接口(16)的电接触并对存储器元件(14)进行编程。
- 一种存储单元的编程方法、装置、电子设备及存储介质-201810554755.4
- 贺元魁;潘荣华;马思博 - 北京兆易创新科技股份有限公司;西安格易安创集成电路有限公司
- 2018-06-01 - 2019-12-10 - G11C16/10
- 本发明公开了一种存储单元的编程方法、装置及电子设备，该方法包括：对编程区域中除编程校验通过的存储单元之外的存储单元进行一次编程操作；对设定存储单元中除编程校验通过的存储单元进行编程校验；若编程校验均通过，则对所述设定存储单元之外的存储单元继续进行编程操作，否则返回对编程区域中除编程校验通过的存储单元之外的存储单元进行一次编程操作的步骤。通过采用上述技术方案实现了快速将存储单元的阈值电压抬升到较高区域，节省了编程时间。
- 专利分类
