[发明专利]半导体器件、半导体晶片及半导体器件的制造方法有效
| 申请号： | 201210342242.X | 申请日： | 2012-09-14 |
| 公开（公告）号： | CN103000589A | 公开（公告）日： | 2013-03-27 |
| 发明（设计）人： | 吉泽和隆;江间泰示;森木拓也 | 申请（专利权）人： | 富士通半导体股份有限公司 |
| 主分类号： | H01L23/00 | 分类号： | H01L23/00;H01L23/488;H01L23/528;H01L21/78 |
| 代理公司： | 隆天国际知识产权代理有限公司 72003 | 代理人： | 姜燕;邢雪红 |
| 地址： | 日本神奈*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体器件，包括：布线层，形成在半导体晶片上方；通路层，位于所述布线层之间；导电薄膜，位于所述布线层中；以及通路塞，位于所述通路层中，连接位于上方和下方的布线层的导电薄膜；划片区，沿所述半导体衬底的边缘位于芯片区的外缘且包括位于所述边缘附近的焊盘区，在平面图中，所述焊盘区与所述多个布线层的导电薄膜重叠，所述多个布线层包括第一和第二布线层，在平面图中，所述第一布线层的导电薄膜包括形成在所述焊盘区的整个表面上方的第一导电图案，以及在平面图中，所述第二布线层的导电薄膜包括形成在一部分所述焊盘区中的第二导电图案。本发明能够在半导体衬底中抑制裂纹的形成。 | ||
| 搜索关键词： | 半导体器件 半导体 晶片 制造 方法 | ||
【主权项】：
一种半导体器件，包括：半导体衬底，所述半导体衬底包括划片区和芯片区；多个布线层，形成在所述半导体晶片上方；通路层，插在所述多个布线层之间；导电薄膜，分别形成在所述多个布线层中；以及通路塞，设置在所述通路层中，使得所述通路塞将分别位于所述通路层的上方和下方的所述布线层的导电薄膜彼此连接，其中所述划片区沿所述半导体衬底的边缘而位于所述芯片区的外缘，所述划片区包括位于所述边缘附近的焊盘区，在从垂直于所述衬底而看到的平面图中，所述焊盘区与所述多个布线层的导电薄膜重叠，所述多个布线层包括第一布线层和第二布线层，在从垂直于所述衬底而看到的平面图中，所述第一布线层的导电薄膜包括形成在所述焊盘区的整个表面上方的第一导电图案，以及在从垂直于所述衬底而看到的平面图中，所述第二布线层的导电薄膜包括形成在一部分所述焊盘区中的第二导电图案。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通半导体股份有限公司，未经富士通半导体股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210342242.X/，转载请声明来源钻瓜专利网。
