[发明专利]外延生长基座与外延生长方法有效
| 申请号： | 02809679.7 | 申请日： | 2002-12-23 |
| 公开（公告）号： | CN1526158A | 公开（公告）日： | 2004-09-01 |
| 发明（设计）人： | 石桥昌幸;J·F·克鲁格;土肥敬幸;堀江大造;藤川孝 | 申请（专利权）人： | 三菱住友硅晶株式会社 |
| 主分类号： | H01L21/20 | 分类号： | H01L21/20;C23C16/00 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 肖春京;郑建晖 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于外延生长设备和方法中的基座，其中，多个圆形通孔被制作在凹坑底部壁中向着圆形底部壁的中心达大约1/2半径距离的外围区域中。这些通孔的总开口表面积为底部壁表面积的0.05－55％。提供在这一外围区域处的各个通孔的开口表面积为0.2－3.2平方毫米，且通孔的密度为每平方厘米0.25－25个。在半导体晶片被安装在凹坑中之后，在使源气体和载气(亦即反应气体)在基座的上表面侧流动，并使载气在下表面侧流动的情况下，进行外延生长。 | ||
| 搜索关键词： | 外延 生长 基座 方法 | ||
【主权项】：
1.一种外延生长基座，它包含基本上圆形的底部壁和包围此底部壁的侧壁，以便形成用来安装半导体晶片的凹坑，其中，具有基本上圆形或多角形开口的多个通孔被提供在底部壁中沿径向从外围到中心达大约底部壁半径一半的区域内，各个通孔被包括在至少其上安装半导体晶片的底部壁区域内；且多个通孔的总开口表面积为底部壁表面积的0.05-55％。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三菱住友硅晶株式会社，未经三菱住友硅晶株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02809679.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 选择性外延生长方法-202310922972.5
- 周康;孙伟虎;杨德明;赵正元;张守龙 - 华虹半导体（无锡）有限公司
- 2023-07-25 - 2023-10-27 - H01L21/205
- 本申请公开了一种选择性外延生长方法，包括：提供一衬底，该衬底用于集成HBT器件和CMOS器件，从俯视角度观察，衬底包括第一区域和第二区域，第一区域用于集成HBT器件，第二区域用于集成CMOS器件，第一区域的衬底上形成有HBT器件的基区；通过选择性外延生长工艺在基区上生长外延层作为HBT器件的外基区，在生长外延层的过程中，通过通入包含硅烷的反应气体以控制外延层厚度的一致性。本申请通过在Bi‑CMOS工艺中，在通过选择性外延生长工艺在基区上生长外延层作为HBT器件的外基区时，通过通入包含硅烷的反应气体以控制外延层厚度的一致性，从而提高了HBT器件外基区厚度的一致性，在一定程度上提高了器件产品的良率。
- 制造多晶硅的闪光灯退火方法-201880050286.0
- K·D·希施曼;R·G·曼利;T·穆德高 - 康宁股份有限公司
- 2018-07-30 - 2023-10-27 - H01L21/20
- 一种制造多晶硅(p‑Si)的方法，包括：沉积无定形硅以产生无定形硅超级台面；对无定形硅进行脱氢；对超级台面进行图案化以产生图案化基材；在图案化基材上的无定形硅上沉积氧化物覆盖层；将覆盖的图案化基材加热到a‑Si的结晶温度；以及使用氙灯对图案化基材进行闪光灯退火以产生具有至少一个超级台面且所述超级台面具有超尺寸晶粒的p‑Si。还公开了p‑Si制品和包含所述制品的装置，以及制造p‑Si制品的设备。
- 碲硒化合物薄膜、红外光电二极管及红外光电探测器-202310932889.6
- 林乾乾;李睿明 - 武汉大学
- 2023-07-27 - 2023-10-24 - H01L21/203
- 本申请涉及一种碲硒化合物薄膜、红外光电二极管及红外光电探测器，该碲硒化合物薄膜用于红外光电二极管，制备方法包括如下步骤：对硒单质和碲单质加热，以得到碲硒化合物晶体，并研磨成碲硒化合物粉末；对所述碲硒化合物粉末进行蒸发，以得到碲硒化合物薄膜半成品；对所述碲硒化合物薄膜半成品进行退火处理，以得到碲硒化合物薄膜，所述退火处理包括：将所述碲硒化合物薄膜半成品从室温升温到50℃～225℃并保持1～10min。本申请可以解决相关技术中碲硒化合物薄膜的光电探测器暗电流高，严重影响器件的光性能的问题。
- 半导体基板和其制造方法以及制造装置、模板基板-202280016192.8
- 正木克明;神川刚;小林敏洋;林雄一郎;青木优太 - 京瓷株式会社
- 2022-02-24 - 2023-10-24 - H01L21/20
- 具备：支承基板(1)；掩模图案(6)，其位于比支承基板更上层，具有掩模部(5)；籽晶部(4)，其在比支承基板更上层配置成俯视观察下局部设置；和半导体部(8)，其在比掩模图案(6)更上层配置成与籽晶部(4)以及掩模部(5)相接，包含GaN系半导体。
- 一种外延生长方法-202010928647.6
- 张豪;郭海峰 - 长江存储科技有限责任公司
- 2020-09-07 - 2023-10-24 - H01L21/20
- 本发明提供一种外延生长方法，包括以下步骤：提供半导体结构；在锗烷(GeH
- 具有外延层的半导体晶片-201880086204.8
- N·维尔纳;C·哈格尔 - 硅电子股份公司
- 2018-12-12 - 2023-10-24 - H01L21/20
- 一种单晶硅半导体晶片，其包括单晶硅衬底晶片和位于所述衬底晶片的正面上的单晶硅层，所述衬底晶片具有晶体取向，其中在所述外延层的表面被分为16个扇区且边缘排除为1mm的情况下，所述半导体晶片的基于正面的平均ZDD为不小于‑30nm/mm
- 基板处理装置、半导体装置的制造方法以及存储介质-201880057801.8
- 佐藤明博;原大介 - 株式会社国际电气
- 2018-09-19 - 2023-10-24 - H01L21/205
- 本发明提供一种能够均匀地处理基板的技术。根据本发明的一方案，提供一种技术，其具有：处理室，其处理基板；原料气体供给部，其设于处理室内并供给原料气体；反应气体供给部，其设于处理室内并供给反应气体；排气部，其对处理室内进行排气；等离子生成部，其具备第一等离子生成部和第二等离子生成部，该第一等离子生成部和该第二等离子生成部隔着通过处理室的中心和排气部的直线配置，且将反应气体通过等离子化而活化；以及气体整流部件，其具备第一分隔部件和第二分隔部件，该第一分隔部件沿着原料气体供给部与第一等离子生成部之间的处理室的内壁配置于相距基板的边缘部一定距离的位置，该第二分隔部件沿着原料气体供给部与第二等离子生成部之间的处理室的内壁配置于相距基板的外周部一定距离的位置。
- 具有横向半导体异质结的半导体器件和方法-201880067904.2
- 李明洋;黄敬凯;李连忠 - 阿卜杜拉国王科技大学
- 2018-09-20 - 2023-10-24 - H01L21/20
- 用于形成具有横向半导体异质结的半导体器件的方法，包括在衬底上与第一金属电极相邻地形成横向半导体异质结的第一金属硫属化物层。第一金属硫属化物层包括与第一金属电极相同的金属，并且第一金属硫属化物层中的至少一些包括来自第一金属电极的金属。与第一金属硫属化物层相邻地形成横向半导体异质结的第二金属硫属化物层。与第二金属硫属化物层相邻地形成第二金属电极。第二金属硫属化物层包括与第二金属电极相同的金属。
- 模板基板及其制造方法、制造装置、半导体基板及其制造方法、制造装置-202280016191.3
- 神川刚 - 京瓷株式会社
- 2022-02-22 - 2023-10-20 - H01L21/205
- 模板基板(7)具备：具有边缘(E)、包括边缘的周缘部(1S)及位于比周缘部靠内侧的位置的非周缘部(1P)的主基板；以及位于比主基板靠上方的位置的掩模图案，掩模图案具有：掩模部(5)；多个第一开口部(KF)，将第一方向作为宽度方向，将第二方向作为长度方向，在俯视时与非周缘部(1P)重叠；以及一个以上的第二开口部(KB)，在俯视时被配置成沿着所述边缘。
- III族氮化物半导体基板及III族氮化物半导体基板的制造方法-201780078734.3
- 住田行常;藤山泰治;后藤裕辉;中川拓哉;石原裕次郎 - 古河机械金属株式会社
- 2017-12-18 - 2023-10-20 - H01L21/205
- 本发明提供一种III族氮化物半导体基板的制造方法，其具有：准备蓝宝石基板的基板准备工序(S10)；对蓝宝石基板进行热处理的热处理工序(S20)；向蓝宝石基板上供给含金属气体的预流工序(S30)；在蓝宝石基板上，在生长温度：800℃以上且950℃以下、压力：30torr以上且200torr以下的生长条件下，形成缓冲层的缓冲层形成工序(S40)；以及在缓冲层上，在生长温度：800℃以上且1025℃以下、压力：30torr以上且200torr以下、生长速度：10μm/h以上的生长条件下，形成III族氮化物半导体层的生长工序(S50)。
- III族氮化物半导体基板及III族氮化物半导体基板的制造方法-201780082768.X
- 住田行常;藤山泰治 - 古河机械金属株式会社
- 2017-12-25 - 2023-10-20 - H01L21/205
- III族氮化物半导体基板的制造方法，包括：蓝宝石基板准备工序(S10)，准备具有作为主表面的{10‑10}面或{10‑10}面在规定的方向上以规定角度倾斜的面的蓝宝石基板；热处理工序(S20)，一边进行氮化处理一边对蓝宝石基板进行热处理、或者在不进行氮化处理的情况下对蓝宝石基板进行热处理；缓冲层形成工序(S30)，在热处理后的蓝宝石基板的主表面上形成缓冲层；生长工序(S40)，在缓冲层上形成生长面成为规定的面方位的III族氮化物半导体层，对蓝宝石基板的主表面的面方位、热处理时的氮化处理的有无、以及缓冲层形成工序中的生长温度中的至少一个进行调整，使III族氮化物半导体层的生长面成为规定的面方位。
- 半导体器件的制造方法、衬底处理装置以及记录介质-201680079075.0
- 中谷公彦;镰仓司;柄泽元;原田和宏 - 株式会社国际电气
- 2016-02-29 - 2023-10-20 - H01L21/205
- 本发明具有至少在一定期间重合地进行下述工序从而在衬底上形成膜的工序：对衬底供给第一原料的工序，第一原料包含规定元素与氮的化学键或规定元素与碳的化学键、和规定元素与氢的化学键，并且不含氮与氢的化学键；和对衬底供给假催化剂的工序，假催化剂包含第13族元素、且不含氮与氢的化学键，在形成膜的工序中，不实施包含氮与氢的化学键的物质对所述衬底的供给。
- 锑掺杂的硅和硅锗膜的原位制备的方法-201910614722.9
- S.B.赫纳;E.哈拉里 - 日升存储公司
- 2019-07-09 - 2023-10-17 - H01L21/205
- 一种用于形成锑掺杂的含硅层的工艺，包含：(a)使用锑源气体和硅源气体或硅源气体和锗源气体的组合，通过化学气相沉积在半导体结构上方沉积锑掺杂的含硅层；以及(b)在不大于800℃的温度下退火锑掺杂的含硅层。锑源气体可以包含以下中的一种或多种：三甲基锑(TMSb)和三乙基锑(TESb)。硅源气体包括以下中的一种或多种：硅烷、二硅烷、三氯硅烷(TCS)、二氯硅烷(DCS)、一氯硅烷(MCS)、甲基硅烷，以及四氯化硅。锗源气体包括锗烷。
- 硅锗外延层的生长方法-202310916137.0
- 周康;王勇;杨德明;赵正元;张守龙;孙伟虎 - 华虹半导体（无锡）有限公司
- 2023-07-25 - 2023-10-03 - H01L21/20
- 本申请公开了一种硅锗外延层的生长方法，包括：提供一衬底，衬底中形成有STI结构，该衬底用于集成的器件包括HBT器件和CMOS器件；通过外延生长工艺在衬底上依次生长至少两层缓冲层，除最后一次生长缓冲层外，每生长一层缓冲层后进行烘烤处理以改善缓冲层的平整度，缓冲层包括硅外延层；通过外延生长工艺在至少两层缓冲层上生长硅锗外延层。本申请通过在Bi‑CMOS器件的制作工艺中，在衬底中形成STI结构之后，通过外延生长工艺在衬底上依次生长至少两层缓冲层，除最后一次生长缓冲层外，每生长一层缓冲层后进行烘烤处理以改善缓冲层的平整度，进而生长硅锗外延层，从而能够降低硅锗外延层的粗糙度，在一定程度上提高了器件的可靠性和良率。
- 半导体器件及其制备方法-202310924668.4
- 霍文;曹志伟;王琦 - 华虹半导体（无锡）有限公司
- 2023-07-25 - 2023-10-03 - H01L21/205
- 本申请提供一种半导体器件及其制备方法，其中制备方法包括：(1)提供形成有外延层的衬底；(2)通入第i流量的反应气体形成第j子柱体层，通入的反应气体的分配比例从中心往边缘逐渐增大；(3)回刻第j子柱体层，刻蚀速率从中心往边缘逐渐增大；(4)重复执行步骤2至步骤3；(5)通入第i+1流量的反应气体，形成第j+1子柱体层，第i+1流量小于第i流量；(6)去除高于外延层的第j+1子柱体层；i、j均为大于或者等于1的整数。本申请通过执行上述步骤，不仅可以使得各沟槽中的组合柱体层中的离子掺杂浓度可以随着组合柱体层厚度增加而减小，而且可以将不同区域柱体层的离子掺杂浓度同时调低。
- 异质外延晶片和用于制造异质外延晶片的方法-201880057884.0
- S·B·塔帕;M·福德尔韦斯特纳尔 - 硅电子股份公司
- 2018-08-16 - 2023-10-03 - H01L21/20
- 一种异质外延晶片和一种用于制造异质外延晶片的方法。该异质外延晶片按以下次序包括：具有直径和厚度的硅衬底；AlN成核层；第一应变构建层，其是具有第一平均Al含量z的Al
- 用于薄膜沉积设备的内部材料及其制造方法-201910443242.0
- 张成水;高贤哲;张敬翼;崔成真 - 高美科株式会社
- 2015-06-04 - 2023-10-03 - H01L21/203
- 一种用于薄膜沉积设备的内部材料，包括：用于薄膜沉积设备的腔室结构，其具有位于其中的反应空间；和涂层结构。该腔室结构包括其上放置对象的对象支撑单元、和用于支撑靶材的靶材支撑单元，该靶材包括用于对该对象进行薄膜沉积的第一金属物质。在该腔室结构的、暴露于反应空间的内表面上，用第二金属物质涂布该涂层结构，该第二金属物质具有构成该第一金属物质的金属元素中的至少一种金属物质。
- 制备氮化镓衬底的图形化衬底以及制备氮化镓衬底的方法-202180091813.4
- 申健;张浩东 - 华为技术有限公司
- 2021-02-02 - 2023-09-29 - H01L21/205
- 本申请提供一种制备氮化镓衬底的图形化衬底以及制备氮化镓衬底的方法，能够解决氮化镓衬底制备工艺复杂，生产成本高的问题。该制备氮化镓衬底的方法包括：在第一蓝宝石衬底的上表面制备掩膜阵列，该掩膜阵列包括多个呈周期性排列的掩膜。然后对带有掩膜阵列的第一蓝宝石衬底进行酸蚀刻，生成具有图案阵列的第二蓝宝石衬底，图案的排列方式与掩膜的排列方式相同。图案的侧壁包含多种半极性晶面，图案具有三重对称特性。然后在带有图案阵列的第二蓝宝石衬底的上表面生长氮化物缓冲层，采用卤化物气相外延生长法，在氮化物缓冲层上生长氮化镓厚膜。将氮化镓厚膜从第二蓝宝石衬底上剥离，并对氮化镓厚膜进行研磨和抛光，氮化镓厚膜即为氮化镓衬底。
- 具有氮化铟镓三元合金层和第二III族氮化物三元合金层的异质结的半导体器件-201880075677.8
- 李晓航;刘开锴 - 阿卜杜拉国王科技大学
- 2018-10-10 - 2023-09-29 - H01L21/20
- 提供了一种用于形成半导体器件的方法，所述半导体器件具有布置在第二III族氮化物三元合金层上的第一III族氮化物三元合金层的异质结。确定用于第一III族氮化物三元合金层和第二III族氮化物三元合金层的III族氮化物元素的浓度范围，使得在第一III族氮化物三元合金层和第二III族氮化物三元合金层的异质结的界面处的极化强度差的绝对值小于或等于0.007C/m
- 接合型晶圆的制造方法-202310217186.5
- 石崎顺也;秋山智弘 - 信越半导体株式会社
- 2023-03-08 - 2023-09-19 - H01L21/20
- 本发明提供一种接合型晶圆的制造方法，其能够减少因BCB(苯并环丁烯)的热固性不良而产生的外延层的不良部分。本发明的接合型晶圆的制造方法是隔着苯并环丁烯将含P(磷)的外延晶圆与待接合晶圆接合的接合型晶圆的制造方法，该制造方法的特征在于，使用具备起始基板与外延层的外延晶圆作为所述外延晶圆，所述起始基板具有第一面及与所述第一面相反一侧的第二面，所述外延层形成在所述起始基板的所述第一面上且含有磷，将在外延生长过程中绕至所述外延晶圆的所述起始基板的所述第二面而于该面析出的析出物后，进行所述苯并环丁烯的热固化。
- 半导体装置的制造方法、基板处理装置以及程序-202180085059.3
- 伊藤匠;石桥清久;村上孝太郎 - 株式会社国际电气
- 2021-02-19 - 2023-09-19 - H01L21/205
- 本发明提供一种技术，进行：(a)对基板供给含第14族元素气体的工序；以及(e)在(a)之后，将依次包括(b)对所述基板供给含有第13族元素或第15族元素的卤化物的掺杂剂气体的工序、(c)对所述基板供给第一还原气体的工序以及(d)对所述基板供给所述含第14族元素气体的工序的循环进行预定次数的工序。
- 化合物半导体基板的制造方法以及化合物半导体基板-201780070933.X
- 生川满久;铃木悠宜;大内澄人 - 爱沃特株式会社
- 2017-11-10 - 2023-09-19 - H01L21/20
- 化合物半导体基板的制造方法具备：在Si(硅)基板上形成SiC(碳化硅)层的工序；在SiC层上，在700℃以上且1000℃以下形成具有12nm以上且100nm以下的厚度的LT(Low Temperature)‑AlN(氮化铝)层的工序；以比形成LT‑AlN层时的温度高的温度，在LT‑AlN层上形成HT(High Temperature)‑AlN层的工序；在HT‑AlN层上形成Al(铝)氮化物半导体层的工序；在Al氮化物半导体层上形成GaN(氮化镓)层的工序；和在GaN层上形成Al氮化物半导体层的工序。
- 半导体外延晶片的制造方法以及半导体器件的制造方法-201980015684.3
- 奥山亮辅 - 胜高股份有限公司
- 2019-01-08 - 2023-09-19 - H01L21/20
- 本发明提供一种半导体外延晶片的制造方法，其即使在被供于低温的器件形成工艺中的情况下，也能够制造在外延层中可充分获得氢的钝化效果的半导体外延晶片。本发明的半导体外延晶片(100)的制造方法的特征在于，包括：第1工序，对半导体晶片(10)的表面(10A)照射含有碳、磷及氢作为构成元素的簇离子(12)，在该半导体晶片的表层部形成所述簇离子的构成元素固溶而成的改性层(14)；以及第2工序，在所述半导体晶片的改性层(14)上形成外延层(18)，在将所述簇离子(12)中的碳、磷及氢的原子数以C
- 基板处理装置、异常探测方法以及半导体装置的制造方法-202280010743.X
- 河原喜隆;前田育宽 - 株式会社国际电气
- 2022-03-09 - 2023-09-15 - H01L21/205
- 根据本公开，提供一种技术，具有：温度检测部，其检测通过发热使处理室的温度上升的发热部的温度；温度调整部，其相对于在单位时间内能够向所述发热部供给的电力，调整输出该电力的比例，以便减小从所述温度检测部得到的温度与温度设定值的差异；测量部，其测量在包含所述发热部的电路中流动的电流；异常探测部，其对由所述测量部测量出的电流测定值与根据从所述温度调整部取得的输出所述电力的比例计算出的理论电流值进行比较，在所述电流测定值与所述理论电流值不同的情况下判定为异常。
- 基于111晶向的硅外延片制备方法、硅外延片及半导体器件-202310686810.6
- 郭艳敏;王楠;赵堃;莫宇 - 中电科先进材料技术创新有限公司
- 2023-06-09 - 2023-09-15 - H01L21/20
- 本发明提供一种基于111晶向的硅外延片制备方法、硅外延片及半导体器件。该方法包括：在硅片表面进行高速率的111晶向外延生长，得到第一外延层；对第一外延层进行刻蚀；在刻蚀后的第一外延层表面进行低速率的111晶向外延生长，得到第二外延层，硅片、刻蚀后的第一外延层和第二外延层构成基于111晶向的硅外延片。本发明首先在硅片表面高速率生长第一外延层，相比于常规生长速度具有更高的效率，然后对第一外延层进行刻蚀，能够去除第一外延层表面具有雾缺陷的部分，最后在第一外延层表面进行低速率生长，确保最终硅外延片表面平整、稳定，并且相比于全程慢速率生长具有更高的生产效率，解决了高速率生长的硅外延片表面存在雾缺陷的问题。
- SiC外延生长装置-201911163010.6
- 梅田喜一;渥美广范 - 株式会社力森诺科
- 2019-11-25 - 2023-09-15 - H01L21/205
- 本发明的SiC外延生长装置具备载置SiC晶片的载置台和覆盖所述载置台的炉体，所述炉体具备原料气体供给口、第1吹扫气体供给口和第2吹扫气体供给口，所述原料气体供给口位于与所述载置台相对的位置，向所述生长空间供给原料气体，所述第1吹扫气体供给口包围所述原料气体供给口的周围，向所述生长空间供给吹扫气体，所述第2吹扫气体供给口包围所述第1吹扫气体供给口的周围，向所述生长空间供给吹扫气体。
- 衬底及其制作方法-202080106938.5
- 程凯;向鹏 - 苏州晶湛半导体有限公司
- 2020-11-13 - 2023-09-12 - H01L21/20
- 一种衬底及其制作方法，衬底包括：硅衬底(10)以及保护层(11)，其中，硅衬底(10)包括中间部分(101)与边缘部分(102)，中间部分(101)的厚度大于边缘部分(102)的厚度；中间部分(101)具有待生长面(10a)，待生长面(10a)与边缘部分(102)的表面的晶向不同；保护层(11)覆盖于边缘部分(102)，用于防止高温制程中边缘部分(102)的缺陷向中间部分(101)延伸。一方面，保护层(11)可防止III‑Ⅴ族化合物材料外延生长的金属源和硅衬底(10)的边缘部分(102)发生反应，使得硅衬底边缘部分(102)的III‑Ⅴ族化合物材料缺陷减少；另一方面，保护层(11)可防止高温制程中硅衬底边缘部分(102)的缺陷向硅衬底中间部分(101)延伸，从而不会引发边缘区域的III‑Ⅴ族化合物材料的缺陷向中间区域的III‑Ⅴ族化合物材料延伸，实现减少III‑Ⅴ族化合物材料的缺陷，尤其是边缘区域的缺陷的目的。
- 半导体器件及其制作方法、终端设备-202180089289.7
- 申健;张浩东 - 华为技术有限公司
- 2021-01-13 - 2023-09-12 - H01L21/20
- 本申请提供了一种半导体器件及其制作方法、终端设备，能够提高半导体器件中在硅衬底表面形成的氮化物膜层的质量；该半导体器件包括硅衬底，该硅衬底包括基底以及位于基底表面分散设置的多个纳米凸起结构，其中该纳米凸起结构的侧壁具有多种不同的倾斜角；在此基础上，该半导体器件还包括形核层和外延层；且形核层和外延层依次层叠设置于硅衬底具有纳米凸起结构一侧的表面，并且形成形核层和外延层的材料包括氮化物材料。
- 维护装置、真空处理系统和维护方法-202180084843.2
- 道菅隆 - 东京毅力科创株式会社
- 2021-12-23 - 2023-09-05 - H01L21/205
- 维护装置包括：形成有开口部的壳体，开口部具有与在处理容器设置有第一开闭门和第二开闭门的真空处理装置的第二开闭门对应的尺寸，第一开闭门用于基片的送入送出，第二开闭门与第一开闭门不同，能够将开口部气密地安装于第二开闭门；用于对壳体内部进行减压的减压机构；和配置在壳体内部的吸引机构，其能够经由开口部进入处理容器内，对处理容器内的对象物的附着物进行吸引。
- 用于应变管理的稀土磷属元素化物-201780034375.1
- 安德鲁·克拉克;吕蒂斯·达吉斯;迈克尔·莱比;罗德尼·佩尔策尔 - IQE公司
- 2017-06-02 - 2023-08-29 - H01L21/20
- 本文所述的系统和方法可以包括具有第一晶格常数的第一半导体层，在第一半导体上外延生长的稀土磷属元素化物缓冲层，其中与第一半导体相邻的稀土磷属元素化物缓冲层的第一区域具有小于1％的净应变，在稀土磷属元素化物缓冲层上外延生长的第二半导体层，其中与第二半导体相邻的稀土磷属元素化物缓冲层的第二区域具有作为所需应变的净应变，并且其中稀土磷属元素化物缓冲层可以包括一种或多种稀土元素以及一种或多种V族元素。在一些示例中，期望的应变近似为零。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
