“孟鸿林”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果52个，建议您升级VIP下载更多相关专利

[发明专利]用于执行版图OPC处理的方法-CN201610585550.3有效
发明人： 孟鸿林;魏芳;何大权 -专利权人：上海华力微电子有限公司
申请日： 2016-07-22 - 公布日： 2019-10-25 - 主分类号： G03F1/36 文献下载
摘要：本发明提供了一种用于执行版图OPC处理的方法，包括：系统接收集成电路的版图布局数据；系统将集成电路的版图布局数据切割成多个初始版图布局图形；系统确定切割后每一个初始版图布局图形的第一图形密度；系统调用建立OPC处理模型时所对应的第二图形密度；系统根据第二图形密度和第一图形密度的差值大小在版图布局数据上添加亚分辨率辅助图形以得到新版图数据；系统确定添加亚分辨率图形之后得到的新版图数据的新图形密度；系统调用OPC处理模型对新版图数据进行OPC处理并得到最终版图布局；系统将每一块经过处理好之后的版图布局进行拼接；系统将拼接的总版图布局存储起来做为预备掩膜版数据。
用于执行版图 opc 处理方法

[发明专利]一种增强OPC处理精度的方法-CN201611047406.0有效
发明人： 孟鸿林;魏芳;朱骏 -专利权人：上海华力微电子有限公司
申请日： 2016-11-22 - 公布日： 2019-10-25 - 主分类号： G03F1/36 文献下载
摘要：本发明公开了一种增强OPC处理精度的方法，通过利用建立工艺热点库信息，对出版数据进行热点分析和MEEF值判定，对MEEF值在设定值以上的高MEEF图形进行加强OPC图形修正和检查，在此基础上对工艺热点库进行不断升级，可改善以往在OPC修正时出现的对重复图形区域在不同的地方随机修正结果不一样的问题，提高高MEEF图形的OPC处理精度，并保持OPC修正结果的一致性；本发明可以和现有的处理方法兼容，同时可以大幅减少系统的运行时间，不但克服了传统设计随意性和数据的冗余性，提高了版图的处理效率，而且可以降低OPC处理的复杂度和运行时间。
处理效率传统设计减少系统热点分析图形修正重复图形复杂度库信息冗余性判定兼容修正升级出版检查

[发明专利]改善OPC版图处理不一致的方法-CN201610695909.2有效
发明人： 孟鸿林;魏芳 -专利权人：上海华力微电子有限公司
申请日： 2016-08-19 - 公布日： 2019-05-03 - 主分类号： G06F17/50 文献下载
摘要：一种改善OPC版图处理不一致的方法，包括：采用层次化数据结构，对版图不同器件采用数据标示层形成初始版图数据；确定版图处理最小光学半径和OPC处理最小单元面积；提取初始版图的数据结构层次信息和各个器件的标示信息；确定器件标示下的最小图形重复图形和最小非重复图形及最小相似图形作为数据结构的第1层；采用最小重复图形将初始版图的图形替换作为可替换图形集合、非重复图形和相似图形作为不可替换图形集合并作为数据的第2层；将器件标示作为数据结构的第3层；将器件集合作为第4层并形成新版图数据；对新版图数据中的未包含重复图形的版图进行切分；调用OPC脚本和模型对各个层次进行OPC处理，将OPC的处理结果按照层次从低到高进行替换。
改善 opc 版图处理不一致方法

[发明专利]一种自匹配的基于像素的光学邻近修正方法及系统-CN201811458522.0在审
发明人：王青;陈翰;张辰明;孟鸿林 -专利权人：上海华力微电子有限公司
申请日： 2018-11-30 - 公布日： 2019-03-29 - 主分类号： G06F17/50 文献下载
摘要：本发明公开了一种自匹配的基于像素的光学邻近修正方法及系统，该方法包括：步骤S1，输入初始输入图像，利用迭代采用梯度法，根据目标图形自匹配获得最优输入图形F0；步骤S2，对于输入图形，根据光学模型进行仿真得到虚像AI；步骤S3，对虚像AI采用固定参照曝光阈值的光刻胶模型得到轮廓；步骤S4，将得到的轮廓与目标图形，进行像素差异个数对比，得到像素差异个数值；步骤S5判断像素差异个数值是否大于可容忍范围；若大于可容忍范围，则进入步骤S6；否则终止OPC修正，得到掩模结果；步骤S6，利用梯度法求解代价函数最小值得到本轮OPC修正结果，并返回步骤S2。
像素差异匹配光学邻近修正目标图形输入图形梯度法像素虚像光刻胶模型代价函数光学模型输入图像掩模结果求解迭代曝光返回

[发明专利]相似版图判断方法-CN201811396599.X在审
发明人：吴青;陈翰;张辰明;孟鸿林 -专利权人：上海华力微电子有限公司
申请日： 2018-11-22 - 公布日： 2019-03-12 - 主分类号： G06F17/50 文献下载
摘要：本发明公开了一种相似版图判断方法，包括：以待分析版图几何中心点为起点向预设方向外扩展预设长度，形成待分析版图区域；将待分析版图区域在预设方向分别平均分成n个子区域，形成n×n矩阵，n≥4；将位于所述矩阵4个角落的子区域命名为非必要子区域；对图形全部位于非必要子区域内的版图图形添加非必要图形标识；将待分析版图区域内的其他版图图形添加必要图形标识；若待分析版图中具有必要图形标识的版图图形一致，则判断待分析版图相似；否则，则判断待分析版图不相似。本发明通过识别必要子区域的必要图形标识能够避免非必要子区域中非必要图形对相似图形判断的影响，进而提高相似图形识别准确率，并提高相似图形识别效率。
子区域图形标识版图区域版图图形分析预设矩阵图形识别版图几何中心图形判断准确率

[发明专利]高深宽比结构的光刻胶填充方法-CN201510546180.8有效
发明人： 孟鸿林;魏芳;朱骏;吕煜坤;张旭升 -专利权人：上海华力微电子有限公司
申请日： 2015-08-31 - 公布日： 2018-10-16 - 主分类号： H01L21/027 文献下载
摘要：本发明提供了一种高深宽比结构的光刻胶填充方法，通过组合抗反射光刻胶、填充光刻胶以及具有光刻解析能力的光刻胶来平坦化光刻胶层出现的高阶差的问题，同时利用抗反射光刻胶的表面较好的物理特性和粘附特性，将填充光刻胶表面形成的大小不等的雾状液滴消除，不但扩大了刻蚀的工艺窗口，而且有效地改善了通孔的形貌，同时简化了工艺步骤，有效地降低了工艺成本，将通孔失效模式降低并控制到了一定的程度，有着非常好的工艺成本优势。
高深结构光刻填充方法

[发明专利]一种3D集成电路结构及其制造方法-CN201610319141.9有效
发明人： 孟鸿林;魏芳;朱骏;吕煜坤;张旭升 -专利权人：上海华力微电子有限公司
申请日： 2016-05-16 - 公布日： 2018-06-22 - 主分类号： H01L23/544 文献下载
摘要：本发明公开了一种3D集成电路结构及其制造方法，3D集成电路结构包括自下而上堆叠并键合的第一‑第三硅片衬底，第一‑第三硅片衬底分别设有在垂直方向对应的第一‑第三半导体器件，第一硅片衬底的上表面设有露出于第二硅片衬底边缘之外的第一、第二对准标记，第三硅片衬底的下表面设有露出于第二硅片衬底边缘之外并与第二对准标记对应的第三对准标记，可利用现有的工艺设备实现半导体器件之间良好的物理连接和电气连接，提高套刻精度，且无需增加设备投资，从而可实现很好的技术和经济效益。
硅片衬底对准标记半导体器件衬底边缘电气连接工艺设备物理连接增加设备上表面下表面堆叠键合套刻制造投资

[发明专利]一种改善晶片边缘缺陷的方法-CN201610703068.5在审
发明人： 孟鸿林;魏芳;朱骏;吕煜坤;张旭升 -专利权人：上海华力微电子有限公司
申请日： 2016-08-22 - 公布日： 2017-05-17 - 主分类号： H01L21/027 文献下载
摘要：本发明公开了一种改善晶片边缘缺陷的方法，包括提供晶片并在所述晶片上涂覆负性的第一光刻胶层；对第一光刻胶层进行第一次晶片边缘曝光工艺以在晶片上形成仅覆盖晶片边缘第一宽度的环形的第一光刻胶层；在晶片及环形的第一光刻胶层上涂覆第二光刻胶层；对第二光刻胶层进行曝光宽度为第二宽度的第二次晶片边缘曝光工艺。本发明能够解决晶片边缘曝光工艺后光刻胶的光刻胶形貌在过渡性斜坡位置厚度均匀性不一导致刻蚀缺陷的问题。
一种改善晶片边缘缺陷方法

[发明专利]光刻套刻标记及其形成方法-CN201310517465.X有效
发明人： 孟鸿林;王雷 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2013-10-28 - 公布日： 2016-11-02 - 主分类号： G03F9/00 文献下载
摘要：本发明公开了一种光刻套刻标记的形成方法，步骤包括：1）在第一层晶片上形成薄氧化层；2）在第一层晶片上刻蚀出凹槽形套刻标记；3）在第一层晶片上形成集成电路图形，去除氧化层；4）在第一层晶片上形成蚀刻中止层；5）第一层和第二层晶片键合；6）第二层晶片对准第一层晶片的套刻标记，曝光显影形成集成电路图形和套刻图形；7）在第二层晶片上刻蚀出凹槽形套刻标记及所需集成电路图形，并使第一层晶片的套刻标记露出。本发明还公开了用上述方法形成的光刻套刻标记，其截面呈凹槽形，下层晶片上的套刻标记表面有蚀刻中止层。本发明通过在上下两层晶圆上刻蚀凹槽形的光刻套刻标记，简化了晶圆键合之后光刻套刻精度的测量，降低了制程成本。
光刻标记及其形成方法

[发明专利]三维集成电路切割方法以及三维集成电路结构-CN201610107931.0在审
发明人： 孟鸿林;魏芳;朱骏;吕煜坤;张旭升 -专利权人：上海华力微电子有限公司
申请日： 2016-02-26 - 公布日： 2016-07-06 - 主分类号： H01L21/78 文献下载
摘要：本发明提供了一种三维集成电路切割方法以及三维集成电路结构。根据本发明的三维集成电路切割方法包括：在第一硅片中形成所需的第一半导体器件和位于划片道的第一凹槽；在第一硅片的有器件的一面上生长二氧化硅层；将第一硅片的有器件的一面与第二硅片进行硅硅键合；将键合硅片的上表面和下表面减薄至一定的厚度；在上述键合及减薄后的第二硅片上形成所需的第二半导体器件和位于划片道的第二凹槽；在第三硅片上形成所需的第三半导体器件；将上述第二硅片包含第二半导体器件的一面与第三硅片包含半导体器件的一面进行键合，并形成最终的三维结构。
三维集成电路切割方法以及结构

[发明专利]晶片与晶片之间的对准方法-CN201310485802.1在审
发明人： 孟鸿林;王雷 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2013-10-17 - 公布日： 2015-04-29 - 主分类号： H01L21/68 文献下载
摘要：本发明公开了一种晶片与晶片之间的对准方法，步骤包括：1）在第一层晶片上淀积薄氧化层；2）在第一层晶片上形成对准标记，去除薄氧化层；3）在第一层晶片上淀积高反射率材料，填满对准标记的沟槽；4）反向刻蚀，去除第一层晶片表面的高反射率材料，只保留对准标记沟槽内的高反射率材料；5）在第一层晶片上生长热氧化层；6）在第一层晶片上形成后续所需的集成电路图形；7）第二层晶片和第一层晶片键合；8）光刻机红外线检测第一层晶片上的对准标记，通过光刻在第二层晶片上形成后续所需的集成电路图形。本发明通过在第一层晶片的光刻对准标记沟槽内填入反射率比硅强的材料，降低了上下两层晶片光刻对准的难度，并提高了对准的精度。
晶片之间对准方法

[发明专利]深沟槽中感应材料的成膜方法-CN201310485983.8有效
发明人： 孟鸿林 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2013-10-17 - 公布日： 2015-04-29 - 主分类号： B81C1/00 文献下载
摘要：本发明公开了一种深沟槽中感应材料的成膜方法，包括步骤：1）在硅衬底上生长硬掩膜；2）在硬掩膜上涂布光刻胶，形成深沟槽光刻窗口；3）光刻刻蚀形成深沟槽；4）湿法刻蚀掉硬掩膜；5）淀积感应材料；6）旋涂光刻胶填充型材料2次，并在第2次旋涂完成后，静止10～20秒钟，再烘烤；7）涂布光刻胶，曝光并显影；8）刻蚀形成最终图案。本发明通过优化涂胶菜单，在涂胶的最后一步增加10～20s的静止时间，让光刻胶从深沟槽上方附近流入到深沟槽中，利用光刻胶的随型性特征，保护沟槽的侧壁和圆角部分，并保持和沟槽相近的图形，从而减少了一次涂胶步骤，在不影响器件性能的前提下降低了成本和后续刻蚀的时间。
深沟感应材料方法

[发明专利]深沟槽中感应材料的成膜方法-CN201310349622.0有效
发明人： 孟鸿林;郭晓波;王雷 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2013-08-12 - 公布日： 2015-02-25 - 主分类号： B81C1/00 文献下载
摘要：本发明公开了一种深沟槽中感应材料的成膜方法，在硅片上涂布需要成膜的感应材料后，刻蚀形成感应材料的最终图案前，进行步骤：1）在感应材料上涂布吸收频谱为193～635nm且阈值能量为5mj左右的第一光刻胶；2）烘烤，涂布光刻胶溶剂，溶解掉硅片表面的第一光刻胶，保留深沟槽内的第一光刻胶；3）涂布吸收频谱与第一光刻胶不同的第二光刻胶；4）曝光显影，使硅片表面及沟槽底部和侧面的光刻胶形成所需要的图形。本发明利用光刻胶的吸收频谱和光刻胶的能力不同的特性，通过两次涂胶来形成一定的光刻胶形貌，成功改善了光刻胶的形貌，提高了深沟槽侧壁和底部最终形成的感应材料薄膜的质量。
深沟感应材料方法

[发明专利]晶片与晶片之间的对准方法-CN201310269592.2有效
发明人： 孟鸿林 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2013-06-28 - 公布日： 2014-12-31 - 主分类号： B81C3/00 文献下载
摘要：本发明公开了一种晶片与晶片之间的对准方法，步骤包括：1）在第一层晶片上形成薄氧化层；2）在第一层晶片边缘形成对准标记；3）在第一层晶片上进行正常工艺步骤，形成所需集成电路图形；4）在第一层晶片上形成蚀刻中止层；5）在第一层晶片上键合第二层晶片，并使第一层晶片上的对准标记有效露出；6）涂布正光刻胶，去除超出第二层晶片范围的光刻胶，将第二层晶片对准第一层晶片上露出的对准标记。本发明通过将对准标记排布在第一层晶片边缘，然后在两层晶片键合后，通过减小、减薄第二层晶片，将第一层晶片上的对准标记露出来，实现了两层晶片之间的有效对准，不仅简化了晶圆键合后的对准步骤，提高了对准的精度，而且降低了成本。
晶片之间对准方法

[发明专利]沟槽中的成膜工艺方法-CN201210571706.4在审
发明人： 孟鸿林;郭晓波;刘尧 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2012-12-25 - 公布日： 2014-07-02 - 主分类号： B81C1/00 文献下载
摘要：本发明公开了一种沟槽中的成膜工艺方法，包括步骤：1）在沟槽表面生长隔离介质层；2）涂布含硅的光刻胶，曝光显影，去除不需要保护的区域的光刻胶，然后用强氧化剂在光刻胶表面形成氧化膜并固化；3）根据沟槽底部需要淀积的膜的宽度和光刻胶的厚度，计算出淀积角度，然后以该淀积角度，在硅片上淀积一层成膜材料；4）淀积完成后去除光刻胶。本发明通过在保护区域涂布含硅的光刻胶，并以一定的角度淀积成膜，有效地避免了成膜后，光刻胶残留沟槽底部（正胶）或因沟槽底部光强不够而无法形成有效的光刻胶保护（负胶）的问题。
沟槽中的工艺方法