“徐西昌”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果49个，建议您升级VIP下载更多相关专利

[发明专利]场限环-沟槽负斜角复合终端结构的制备方法-CN202011005385.2有效
发明人：刘雯娇;刘琦;李恩求;李铁生;徐西昌 -专利权人：龙腾半导体股份有限公司
申请日： 2020-09-23 - 公布日： 2023-03-31 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及场限环‑沟槽负斜角复合终端结构及其制备方法，步骤为：制备器件的有源区和终端区，终端区设置至少一个以上的场限环；用掩模版1进行掩蔽曝光，在终端区刻蚀垂直沟槽；用掩模版2进行掩蔽曝光，在终端区进行二次刻蚀，形成负斜角沟槽；在负斜角沟槽区填充氮氧化硅绝缘材料，最后进行背面减薄、镀金及三端电极引出，得到场限环‑沟槽负斜角复合终端结构。本发明适用于功率MOS器件的场限环‑沟槽负斜角复合终端结构，由于工艺简单，高温稳定性好，并且能在芯片面积与击穿电压两者之间取得较好的折衷，因此，该复合终端也可推广到IGBT和IEGT等功率器件。
场限环沟槽斜角复合终端结构制备方法

[发明专利]一种具有P柱区埋层的超结SGT结构及其制造方法-CN202211638023.6在审
发明人：汤雨欣;张园园;徐西昌 -专利权人：龙腾半导体股份有限公司
申请日： 2022-12-20 - 公布日： 2023-03-21 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种具有P柱区埋层的超结SGT结构及其制造方法。具体为包括N+Sub，所述N+Sub上方为交替设置的P柱区与N柱区，中央位置P柱区上方设置有深沟槽，两侧为超结区，深沟槽内设置有上、下两部分多晶硅，并且填充有二氧化硅层；下方的多晶硅为屏蔽栅，其两侧及底部为二氧化硅层，上方的多晶硅为栅极，其四周为二氧化硅层；两个超结区上方均为P体区，P体区内部靠近中心侧设置有N+源区；上下两面还淀积有金属化电极。本发明是全超结设计，故可以实现完全的电荷平衡，无需过度在意屏蔽栅的沟槽深度，降低了工艺难度。
一种具有柱区埋层 sgt 结构及其制造方法

[发明专利]一种双芯并联大功率器件封装结构及其制备方法-CN202211135091.0在审
发明人：张锴;张园园;曹琳;徐西昌 -专利权人：龙腾半导体股份有限公司
申请日： 2022-09-19 - 公布日： 2022-12-06 - 主分类号： H01L23/367 文献下载
摘要：本发明公开了一种双芯并联大功率器件封装结构及其制备方法，解决了现有封装结构安装面积大及散热性能不佳的问题。具体技术方案为：一种双芯并联功率器件封装结构，源极金属片一端通过结合层连接引线框架脚架焊接区，另一端两侧面分别通过结合层连接两个芯片的源极，栅极金属片一端通过结合层连接引线框架脚架焊接区，另一端两侧面分别通过结合层连接两个的栅极，一个芯片的漏极通过结合层连接漏极金属片，另一个芯片的漏极通过结合层连接引线框架基岛区，漏极金属片与引线框架基岛区通过框架结合层连接；上述所有结构周围由塑封料填充包裹。本发明采用双芯叠封结构，降低器件体积及安装面积，且采用双面散热结构，增加散热通道，提高散热性能。
一种并联大功率器件封装结构及其制备方法

[发明专利]增强微元胞结构IGBT短路能力的方法-CN201910525348.5有效
发明人：周宏伟;刘鹏飞;刘杰;徐西昌 -专利权人：龙腾半导体股份有限公司
申请日： 2019-06-18 - 公布日： 2022-11-08 - 主分类号： H01L21/331 文献下载
摘要：本发明涉及增强微元胞结构IGBT短路能力的方法，IGBT工艺初始阶段，先在Dummy Cell Mesa区域挖trench，然后生长外延，形成较深的P柱结构，后面Trench结构形成后，此P柱区域就形成了深的P+结构，短路发生时，用来限制短路电流的大小。在发生短路的时候，本方法可以有效限制短路电流的大小，增强芯片短路耐受的能力，避免芯片的意外损坏，提高芯片的鲁棒性，在不影响微元胞结构IGBT开通和关断损耗的情况下，减小短路电流，提高芯片的短路耐受能力。
增强微元胞结构 igbt 短路能力方法

[发明专利]电荷平衡沟槽超势垒整流器及其制造方法-CN202011361521.1在审
发明人：张军亮;张园园;李铁生;徐西昌 -专利权人：龙腾半导体股份有限公司
申请日： 2020-11-27 - 公布日： 2021-03-16 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及电荷平衡沟槽超势垒整流器及其制造方法，所述整流器包括第一掺杂类型重参杂衬底和其上方的第一掺杂类型轻掺杂外延层；第一掺杂类型轻掺杂外延层内侧为第一沟槽填充物，第一沟槽填充物上方为第二掺杂类型阱区、第一掺杂类型离子注入重参杂区和第二掺杂类型注入区离子注入重参杂区；第一掺杂类型轻掺杂外延层中为第二沟槽侧壁的栅氧化物和第二沟槽的填充物。本发明的整流器通过沟槽结构，消除传统平面SBR器件的JFET区电阻；引入了电荷平衡结构漂移区，提高了SBR器件耐压漂移区的掺杂浓度，进一步降低了SBR的通态电阻。
电荷平衡沟槽超势垒整流器及其制造方法

[发明专利]半超结FS IEGT结构及其制造方法-CN201711328973.8有效
发明人：周宏伟;闫宏丽;刘鹏飞;杜忠鹏;徐西昌 -专利权人：西安龙腾新能源科技发展有限公司
申请日： 2017-12-13 - 公布日： 2020-03-13 - 主分类号： H01L21/331 文献下载
摘要：本发明涉及半超结FS IEGT结构及其制造方法，器件原胞设计采用半超结FS IEGT结构，可以更好的折衷动静态参数，提高器件的综合性能。本发明的IEGT结构采用Dummy沟槽的结构，Dummy沟槽没有连接到发射极，降低了沟道密度，可以提高器件短路能力；同时，Dummy沟槽区没有空穴通道，使空穴在此区域积累，产生IE效应，电导调制效应增强，导通压降降低；且由于集电极侧的空穴注入并没有增强，故关断时间不会明显增大；本发明的IEGT结构，可以实现低的导通压降和开关损耗，且具有较高的短路能力。
半超结 fs iegt 结构及其制造方法

[发明专利]功率MOSFET器件及其制造方法-CN201911109805.9在审
发明人：张军亮;刘琦;张园园;徐西昌 -专利权人：龙腾半导体有限公司
申请日： 2019-11-14 - 公布日： 2020-02-14 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及一种功率MOSFET器件及其制造方法，步骤为：在N+Sub上生长外延层N‑epi；生长场氧化层，在有源区刻蚀场氧化层，在终端区注入P+并退火；在有源区生长屏蔽氧化层，注入杂质磷形成JFET区；在外延层生长牺牲氧化层并腐蚀，热氧化生长栅氧化层；在栅氧化层之上淀积多晶硅并刻蚀；在栅氧化层和多晶硅上注入Boron离子形成自对准的P阱；对PW进行热氧化推结；N+注入，形成自对准的源极N+区；N+退火处理；淀积LPSIN并进行源极P+高能注入；层间介质ILD淀积；接触孔刻蚀，Ti/TiN淀积；正面金属淀积并刻蚀；衬底减薄，背面注入，背面金属淀积，合金化，形成完整器件结构。本发明将closed结构改为open结构，采用LPSIN掩蔽的源极P+注入，提高了器件的通流能力。
淀积栅氧化层刻蚀源极生长金属淀积多晶硅外延层自对准源区背面功率MOSFET器件退火掩蔽屏蔽氧化层热氧化生长牺牲氧化层层间介质场氧化层衬底减薄离子形成器件结构通流能力退火处理合金化接触孔刻蚀场热氧化氧化层杂质磷终端区推结腐蚀制造

[外观设计]电磁加热岩土热物性参数测试仪-CN201930173268.9有效
发明人：郝君;王恩琦;吴建华;徐西昌;李英建;庞鹏程;高鹏;刘松 -专利权人：山东亚特尔集团股份有限公司;山东方亚地源热泵空调技术有限公司
申请日： 2019-04-16 - 公布日： 2020-01-14 - 主分类号： 10-04 文献下载
摘要：1.本外观设计产品的名称：电磁加热岩土热物性参数测试仪。;2.本外观设计产品的用途：本外观设计产品用于一种测量设备，用于岩土热物性参数测试的仪器外观。;3.本外观设计产品的设计要点：在于立体图所体现的形状及图案。;4.最能表明设计要点的图片或照片：主视图。;5.无设计要点，省略仰视图俯视图。
电磁加热岩土热物性参数测试仪

[发明专利]低压超结MOSFET终端结构及其制造方法-CN201610196091.X有效
发明人：刘挺;杨乐;岳玲;徐西昌 -专利权人：西安龙腾新能源科技发展有限公司
申请日： 2016-03-31 - 公布日： 2019-11-19 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种低压超结MOSFET终端结构，包括外延层划分的有源区与终端区，所述有源区内设置有有源区深沟槽，所述终端区内设置有至少包含两条并且围绕有源区深沟槽的终端区深沟槽，其中，至少一条靠近所述有源区深沟槽的终端区深沟槽为隔离环，至少一条靠近划片槽的终端区深沟槽为截止环；所述隔离环内沉积的多晶硅层与源极表面金属短接为零电位，所述截止环浮空。本发明能够保持终端击穿电压不变的前提下，减少器件生产中的光罩数量，并且能够用传统的半导体制造工艺实现，不会增加工艺的难度，从而降低器件生产成本。
低压 mosfet 终端结构及其制造方法

[发明专利]抗EMI的超结VDMOS器件结构及其制备方法-CN201611103417.6有效
发明人：任文珍;周宏伟;张园园;徐西昌 -专利权人：西安龙腾新能源科技发展有限公司
申请日： 2016-12-05 - 公布日： 2019-11-15 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及抗EMI的超结VDMOS器件结构及其制备方法，所述方法在使用深沟槽外延填充技术制造超结过程中，在刻蚀出深沟槽后，采用3次不同倾斜角度的硼离子注入依次形成三个P型辅助耗尽区，可以减缓超结VDMOS开通或关断瞬间由深沟槽造成的漏极源极间电容和米勒电容变化，从而改善电子系统EMI特性。
emi vdmos 器件结构及其制备方法

[发明专利]绝缘栅场效应管(IGBT)的制备方法-CN201610782990.8有效
发明人：周宏伟;岳玲;徐西昌 -专利权人：西安龙腾新能源科技发展有限公司
申请日： 2016-08-31 - 公布日： 2019-07-30 - 主分类号： H01L21/331 文献下载
摘要：本发明公开了一种低成本绝缘栅场效应管(IGBT)的制备方法，该方法通过以下步骤实现：在FZ衬底上生长N‑外延层;在N‑外延层上生长氧化层;通过ring mask湿法或干法刻蚀掉部分氧化层，在ring注区域保留氧化层，这时，生长的氧化层与保留的氧化层上产生了高度差自然形成第一对位标记;热生长热氧化层，在热氧化层上自然形成第二对位标记;通过AA mask光刻有源区，所述AA mask对准所述第二对位标记，接下来就是完全常规的工艺，形成IGBT器件的最终结构。本发明通过ring注入刻蚀氧化层形成的氧化层高度差，做为AA mask和ring注入的对位标记，节省了zero mask及相关的工艺费用。
低成本绝缘场效应 igbt 制备方法

[发明专利]Trench-fs型IEGT结构及制造方法-CN201910380467.6在审
发明人：周宏伟;刘杰;刘鹏飞;闫宏丽;徐西昌 -专利权人：龙腾半导体有限公司
申请日： 2019-05-08 - 公布日： 2019-07-23 - 主分类号： H01L21/331 文献下载
摘要：本发明涉及Trench‑fs型IEGT结构及其制造方法，将集电极分两次进行注入，做成结深不一样的分段集电极，背面形成p++区采用的光刻板与正面p dummy区采用同一张版，获得能对开关与短路进行折中的Trench‑fs型IEGT结构。本发明涉及的新型Trench‑fs型IEGT结构，小电压下，集电极空穴注入效率低于常规结构，大电压下，集电极空穴注入效率高于常规结构，在不增加损耗的同时，能够抑制短路期间的栅电压峰值，对IEGT的开关与短路能够进行折中。
集电极短路空穴注入效率常规结构光刻板小电压栅电压结深分段背面制造

[发明专利]增强逆导型IGBT雪崩耐量的方法-CN201811187009.2在审
发明人：周宏伟;刘鹏飞;闫宏丽;刘杰;徐西昌 -专利权人：龙腾半导体有限公司
申请日： 2018-10-12 - 公布日： 2019-03-15 - 主分类号： H01L21/331 文献下载
摘要：本发明涉及一种增强逆导型IGBT雪崩耐量的方法，该方法在芯片背面相对应正面的主结区域，形成N注入区，将原来寄生的PNP三极管，变成一个PIN的结构，有效抑制雪崩过程中，发生二次击穿造成单管损坏。本发明在逆导型IGBT背面注入的时候，在对应主结区域，注入一圈N+区域，抑制了逆导型IGBT雪崩过程的二次击穿特性，大大提高逆导型IGBT的雪崩耐受能力，且不增加任何成本。
逆导型二次击穿雪崩过程雪崩耐量主结耐受能力芯片背面有效抑制单管雪崩背面

[发明专利]超结VDMOS的制备方法及其超结VDMOS器件-CN201511030078.9有效
发明人：周宏伟;任文珍;张园园;徐西昌 -专利权人：西安龙腾新能源科技发展有限公司
申请日： 2015-12-30 - 公布日： 2018-08-07 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种超结VDMOS的制备方法，在N+衬底上生长第一N‑外延层，通过光刻版先进行p型杂质的硼注入形成p型区，继续外延生长第二N‑外延层，在第二N‑外延上通过光刻版注入硼，形成body并推阱；接着在所述第二N‑外延层上通过光刻界定出沟槽区域并进行深沟槽刻蚀和回填P‑型单晶硅，形成超结VDMOS器件的P‑pillar区；然后进行栅氧的热生长和N+型多晶硅的淀积；多晶硅光刻后，用光刻工艺界定出N+注入区域并注入N+外延层杂质，并退火形成N+源区；接着进行层间介质的淀积，并刻蚀出电极contact；溅射金属Al，光刻后形成最后的器件结构；还公开了一种超结VDMOS器件，通过本发明能够在保持沟槽的深宽和深宽比的情况下，能有效地提高击穿电压，提高器件的可靠性。
超结VDMOS器件外延层光刻超结VDMOS 多晶硅光刻版淀积刻蚀制备退火单晶硅外延层杂质层间介质沟槽区域击穿电压器件结构外延生长注入区域金属Al 热生长深沟槽深宽比有效地电极回填衬底溅射界定源区栅氧生长

[发明专利]超结结构深沟槽的制造方法-CN201510976339.X有效
发明人：任文珍;周宏伟;张园园;徐西昌 -专利权人：西安龙腾新能源科技发展有限公司
申请日： 2015-12-23 - 公布日： 2018-06-08 - 主分类号： H01L21/3065 文献下载
摘要：本发明公开了一种超结结构深沟槽的制造方法，该方法为：在两个硅片上分别刻蚀沟槽，之后通过键合工艺将所述两个硅片键合起来形成总的沟槽。本发明在两个硅片分别制造的沟槽较浅，所以制造难度较低，沟槽的倾斜度也比传统方法制造的沟槽倾斜度小，所以沟槽制造与预期设计的工艺偏差会更小，形成的沟槽总的深度大于传统方法形成的沟槽深度，所以在不改变掺杂浓度的情况下能够实现深沟槽高耐压。
深沟槽制造倾斜度超结结构硅片工艺偏差硅片键合键合工艺刻蚀沟槽高耐压掺杂

1
2
3
4
下一页»
尾页
共 49 条