专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果45个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体存储器件的设计方法、装置、存储介质及制备方法-CN202110721672.1有效
  • 永井享浩 - 福建省晋华集成电路有限公司
  • 2021-06-28 - 2023-06-30 - H10B12/00
  • 本申请提供一种半导体存储器件的设计方法、装置、存储介质及制备方法,该方法包括从所述多个单元电容器中至少划分出第一组电容器和第二组电容器,使得所述第一组电容器与所述第二组电容器的串联电容值等于所述目标电容值;将所述多个单元电容器的上电极均连接至第一互连金属层,将所述第一组电容器中各个单元电容器的下电极均连接至第二互连金属层,将所述第二组电容器中各个单元电容器的下电极均连接至第三互连金属层。在不改变整个半导体存储器件的尺寸(即不改变上电极互连金属层尺寸)的情况下,使得整个半导体存储器件的电容值比所有单元电容器的并联电容值小很多,工艺难度和工艺成本都大大降低。
  • 半导体存储器件设计方法装置介质制备
  • [发明专利]沟槽栅场效应晶体管及存储器-CN202010286972.7有效
  • 永井享浩 - 福建省晋华集成电路有限公司
  • 2020-04-13 - 2023-04-18 - H01L29/78
  • 本发明提供了一种沟槽栅场效应晶体管及存储器。通过在栅电极中的第一栅极导电层和第二栅极导电层之间设置隔离薄膜层,以避免第一栅极导电层和第二栅极导电层之间相互干扰,并可以对第一栅极导电层和第二栅极导电层的参数分别进行调整,以提高所构成的栅电极的整体性能。并且,还可以调整第一栅极导电层和第二栅极导电层的耦合表面为凹凸不平的表面,以增加第一栅极导电层和第二栅极导电层之间的耦合面积,提高第一栅极导电层和第二栅极导电层之间的耦合性能,进而确保所构成的栅电极的电性能。
  • 沟槽场效应晶体管存储器
  • [实用新型]半导体存储器件-CN202222323561.8有效
  • 永井享浩 - 福建省晋华集成电路有限公司
  • 2022-09-01 - 2022-12-16 - H01L27/108
  • 本实用新型公开了一种半导体存储器件,包括衬底,电阻结构,位线结构,与位线触点。衬底包括有源区与多个绝缘区。电阻结构设置在绝缘区上,并包括第一半导体层,第一盖层,与第一间隙壁。位线结构设置在衬底上、横跨有源区与绝缘区,并包括第二半导体层,第一导电层,第二盖层,与第二间隙壁。位线触点设置在衬底内并部分伸入第二半导体层,其中,位线触点与第一半导体层包括彼此相同的半导体材质。由此,可在简化制作工艺的前提下形成兼具结构可靠度与稳定表面电阻值的电阻器。
  • 半导体存储器件
  • [实用新型]半导体存储器件-CN202221455318.5有效
  • 永井享浩 - 福建省晋华集成电路有限公司
  • 2022-06-10 - 2022-11-25 - H01L23/528
  • 本实用新型公开了半导体存储器件,其包括衬底、位线、以及电阻结构。衬底包括有源区以及多个绝缘区。电阻结构设置在绝缘区上,电阻结构由下而上还依序包括第一半导体层、以及第一盖层。位线设置在衬底上并横跨有源区以及绝缘区,位线由下而上还依序包括第二半导体层、第一阻障层、第一导电层、以及第二盖层。其中,第一半导体层与的第二半导体层具有相互齐平的顶面以及相同的半导体材质。由此,可在简化制作工艺的前提下形成兼具结构可靠度以及稳定表面电阻值的电阻器。
  • 半导体存储器件
  • [发明专利]半导体存储器件及其制作方法-CN202211068099.X在审
  • 永井享浩 - 福建省晋华集成电路有限公司
  • 2022-09-01 - 2022-11-11 - H01L27/108
  • 本发明公开了一种半导体存储器件及其制作方法,包括衬底,电阻结构,位线结构,与位线触点。衬底包括有源区与多个绝缘区。电阻结构设置在绝缘区上,并包括第一半导体层,第一盖层,与第一间隙壁。位线结构设置在衬底上、横跨有源区与绝缘区,并包括第二半导体层,第一导电层,第二盖层,与第二间隙壁。位线触点设置在衬底内并部分伸入第二半导体层,其中,位线触点与第一半导体层包括彼此相同的半导体材质。由此,可在简化制作工艺的前提下形成兼具结构可靠度与稳定表面电阻值的电阻器。
  • 半导体存储器件及其制作方法
  • [发明专利]半导体存储器件及其制作方法-CN202210657295.4在审
  • 永井享浩 - 福建省晋华集成电路有限公司
  • 2022-06-10 - 2022-10-14 - H01L23/528
  • 本发明公开了半导体存储器件及其制作方法,其包括衬底、位线、以及电阻结构。衬底包括有源区以及多个绝缘区。电阻结构设置在绝缘区上,电阻结构由下而上还依序包括第一半导体层、以及第一盖层。位线设置在衬底上并横跨有源区以及绝缘区,位线由下而上还依序包括第二半导体层、第一阻障层、第一导电层、以及第二盖层。其中,第一半导体层与的第二半导体层具有相互齐平的顶面以及相同的半导体材质。由此,可在简化制作工艺的前提下形成兼具结构可靠度以及稳定表面电阻值的电阻器。
  • 半导体存储器件及其制作方法
  • [实用新型]半导体装置-CN202220478999.0有效
  • 永井享浩 - 福建省晋华集成电路有限公司
  • 2022-03-07 - 2022-09-02 - H01L27/108
  • 本实用新型公开了一种半导体装置,半导体装置包括衬底、多条位线、多个位线触点、闸极结构、第一氧化界面层以及第二氧化界面层。位线设置于衬底上,位线触点位在部分的位线的下方。闸极结构设置于衬底上,位线以及闸极结构分别包括依序堆迭的半导体层、阻障层、导电层以及盖层。第一氧化界面层设置于位线触点以及位线的半导体层之间。第二氧化界面层设置于闸极的半导体层内,所述第一氧化界面层的最顶面高于所述第二氧化界面层的最顶面。如此,位线及位线触点能具备较佳的结构可靠度,使半导体装置能达到更为优化的组件效能。
  • 半导体装置
  • [发明专利]半导体装置及其形成方法-CN202210217472.7在审
  • 永井享浩 - 福建省晋华集成电路有限公司
  • 2022-03-07 - 2022-06-21 - H01L27/108
  • 本发明公开了一种半导体装置及其形成方法,半导体装置包括衬底、多条位线、多个位线触点、闸极结构、第一氧化界面层以及第二氧化界面层。位线设置于衬底上,位线触点位在部分的位线的下方。闸极结构设置于衬底上,位线以及闸极结构分别包括依序堆迭的半导体层、阻障层、导电层以及盖层。第一氧化界面层设置于位线触点以及位线的半导体层之间。第二氧化界面层设置于闸极的半导体层内,所述第一氧化界面层的最顶面高于所述第二氧化界面层的最顶面。如此,位线及位线触点能具备较佳的结构可靠度,使半导体装置能达到更为优化的组件效能。
  • 半导体装置及其形成方法
  • [发明专利]半导体元件-CN201811172248.0有效
  • 永井享浩 - 联华电子股份有限公司;福建省晋华集成电路有限公司
  • 2018-10-09 - 2022-02-18 - H01L27/108
  • 本发明公开一种半导体元件,其主要包含一浅沟隔离设于一基底内以及一第一栅极结构设于该浅沟隔离上,其中第一栅极结构又包含一第一水平部设于该浅沟隔离上、一垂直部连接该第一水平部并延伸至部分该浅沟隔离内以及一第二水平部连接该垂直部。此外半导体元件又包含一第一间隙壁设于第一栅极结构一侧壁以及浅沟隔离上,以及一第二间隙壁设于第一栅极结构另一侧壁及第二水平部上。
  • 半导体元件
  • [发明专利]半导体存储器件-CN202011382171.7有效
  • 永井享浩 - 福建省晋华集成电路有限公司
  • 2020-11-30 - 2021-12-03 - G11C5/02
  • 本发明提供了一种半导体存储器件,包括呈行列分布的电熔丝阵列,每行具有多个对称的电熔丝单元组,每个所述电熔丝单元组中具有两个对称的电熔丝存储器,每个所述电熔丝存储器中均具有两个晶体管,每行的所有晶体管依次串联。本发明中在电熔丝阵列的每行对应设置了两条位线,每行中奇数位的电熔丝单元组中的电熔丝存储器共享该行的一条位线,每行中偶数位的电熔丝单元组中的电熔丝存储器共享该行的另一条位线,从而可以在相同的面积下布局更多的电熔丝单元,降低了器件的尺寸。
  • 半导体存储器件
  • [实用新型]半导体存储器件-CN202022837767.3有效
  • 永井享浩 - 福建省晋华集成电路有限公司
  • 2020-11-30 - 2021-07-23 - G11C17/16
  • 本实用新型提供了一种半导体存储器件,包括呈行列分布的电熔丝阵列,每行具有多个对称的电熔丝单元组,每个所述电熔丝单元组中具有两个对称的电熔丝存储器,每个所述电熔丝存储器中均具有两个晶体管,每行的所有晶体管依次串联。本实用新型中在电熔丝阵列的每行对应设置了两条位线,每行中奇数位的电熔丝单元组中的电熔丝存储器共享该行的一条位线,每行中偶数位的电熔丝单元组中的电熔丝存储器共享该行的另一条位线,从而可以在相同的面积下布局更多的电熔丝单元,降低了器件的尺寸。
  • 半导体存储器件

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top