专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果39个,建议您升级VIP下载更多相关专利
  • [发明专利]集成电路器件-CN202310133841.9在审
  • 明美笑;金根楠;金恩娥;金熙中;李相昊 - 三星电子株式会社
  • 2023-02-10 - 2023-08-15 - H01L23/538
  • 一种集成电路器件,包括:衬底,具有有源区域;衬底上的位线结构,位线结构在其每个侧壁上具有绝缘间隔物;在位线结构之间的掩埋接触部,掩埋接触部连接到有源区域;每个位线结构上的绝缘封盖图案;阻挡导电层,覆盖绝缘封盖图案的侧表面以及绝缘间隔物的上表面和侧表面;以及着接焊盘,电连接到掩埋接触部,着接焊盘在绝缘封盖图案和阻挡导电层上与位线结构中的一个位线结构竖直地重叠。
  • 集成电路器件
  • [发明专利]半导体器件-CN202310118648.8在审
  • 李基硕;尹灿植;金根楠 - 三星电子株式会社
  • 2023-02-03 - 2023-08-08 - H10B12/00
  • 一种半导体器件包括包含有源区的衬底、字线结构、在衬底上的位线结构、以及配置为将有源区的第一杂质区与位线结构电连接的位线接触图案。该半导体器件包括在位线结构的侧壁上的存储节点接触,存储节点接触电连接到有源区的第二杂质区。该半导体器件包括在位线结构的侧壁上的间隔物结构,间隔物结构在位线接触图案的侧壁上,间隔物结构包括围绕下部的侧表面的下间隔物结构和设置在上部的侧表面上的上间隔物结构。该半导体器件包括电连接到存储节点接触的电容器结构。
  • 半导体器件
  • [发明专利]图案形成方法、集成电路器件和集成电路器件制造方法-CN202010258067.0有效
  • 李东俊;金根楠;金大铉;朴台镇;韩成熙 - 三星电子株式会社
  • 2020-04-03 - 2023-08-08 - H01L21/027
  • 本发明公开了一种形成图案的方法、制造集成电路器件的方法以及该集成电路器件。该形成图案的方法包括:在第一区域和第二区域中在目标层上形成包括多个硬掩模层的硬掩模结构;在第一区域中形成第一光致抗蚀剂图案并在第二区域中形成第二光致抗蚀剂图案;通过将第一和第二光致抗蚀剂图案的形状转印到作为所述多个硬掩模层之一的可逆硬掩模层,形成包括多个开口的可逆硬掩模图案;通过用间隙填充硬掩模图案材料填充形成所述多个开口中的形成在第一区域中的开口,形成间隙填充硬掩模图案;以及通过在第一区域中将间隙填充硬掩模图案的形状转印到目标层并在第二区域中将可逆硬掩模图案的形状转印到目标层,由目标层形成特征图案。
  • 图案形成方法集成电路器件制造
  • [发明专利]半导体存储器件-CN202211547867.X在审
  • 李基硕;崔贤根;姜奇材;金根楠;任遂彬;郑文泳;郑承宰 - 三星电子株式会社
  • 2022-12-05 - 2023-06-09 - H10B43/35
  • 半导体存储器件可以包括单元阵列结构和外围电路结构,该单元阵列结构可以包括存储单元阵列和电连接到存储单元阵列的第一接合焊盘,该存储单元阵列包括三维排列的存储单元,该外围电路结构可以包括外围电路和接合到第一接合焊盘的第二接合焊盘。单元阵列结构可以包括:下电介质层,具有第一表面和与第一表面相反的第二表面;堆叠结构,包括在垂直方向上堆叠在下电介质层的第一表面上的水平电极;垂直结构,包括在垂直方向上延伸并与水平电极交叉的垂直导电图案;以及在下电介质层的第二表面上的输入/输出焊盘。
  • 半导体存储器件
  • [发明专利]半导体存储器件-CN202211547941.8在审
  • 李基硕;姜泰逵;金根楠;朴成珉;安泰炫;李常铉;张殷硕;郑文泳;郑义撤;崔贤根 - 三星电子株式会社
  • 2022-12-05 - 2023-06-09 - H10B12/00
  • 一种半导体存储器件包括:字线,平行于半导体基板的顶表面延伸;沟道图案,与字线交叉并具有平行于所述顶表面的长轴;位线,垂直于所述顶表面延伸并与沟道图案的第一侧表面接触;以及数据存储元件,与沟道图案的与第一侧表面相反的第二侧表面接触。沟道图案包括与位线相邻的第一掺杂区域、与数据存储元件相邻的第二掺杂区域以及在第一掺杂区域和第二掺杂区域之间并与字线重叠的沟道区域。第一掺杂区域和第二掺杂区域中的至少一个包括与沟道区域相邻的低浓度区域和与沟道区域间隔开的高浓度区域。
  • 半导体存储器件
  • [发明专利]半导体存储器装置-CN202210799655.4在审
  • 李基硕;金根楠 - 三星电子株式会社
  • 2022-07-06 - 2023-05-16 - H10B12/00
  • 提供了一种半导体存储器装置。所述半导体存储器装置包括:堆叠件,包括垂直地堆叠在基底上的层组,层组中的每个包括字线、下沟道层、上沟道层以及电连接到下沟道层和上沟道层的数据存储元件;和位线,在堆叠件的一侧处,位线垂直地延伸,其中,位线包括:连接到层组中的每个的下沟道层和上沟道层的突出部,每个层组的字线在平行于基底的顶表面的第一方向上延伸,并且每个层组的字线夹在层组的下沟道层与上沟道层之间。
  • 半导体存储器装置
  • [发明专利]半导体存储器装置-CN202210802412.1在审
  • 李基硕;金根楠;金容锡;金熙中;赵珉熙;黄有商 - 三星电子株式会社
  • 2022-07-07 - 2023-05-16 - H01L23/538
  • 提供了一种半导体存储器装置,所述半导体存储器装置包括:堆叠结构,包括竖直堆叠在基底上的层组并且包括字线、沟道层和电连接到沟道层的数据存储元件;以及位线,在堆叠结构的一侧上竖直延伸,其中,层组中的每个的字线在平行于基底的顶表面的第一方向上延伸,层组包括顺序堆叠的第一层组和第二层组,沟道层在第一层组的字线下方,沟道层在第二层组的字线上方,并且位线包括连接到第一层组的沟道层的第一突起部分以及连接到第二层组的沟道层的第二突起部分。
  • 半导体存储器装置
  • [发明专利]半导体存储器件-CN202210620882.6在审
  • 李基硕;金根楠;金熙中;李元锡;赵珉熙 - 三星电子株式会社
  • 2022-06-01 - 2023-04-07 - H10B12/00
  • 公开了一种半导体存储器件。所述半导体存储器件可以包括:位线,所述位线在第一方向上延伸;字线,所述字线在与所述第一方向垂直的第二方向上延伸;沟道图案,所述沟道图案位于所述位线上,所述沟道图案包括:连接到所述位线的水平沟道部分,以及从所述水平沟道部分起在与所述第一方向和所述第二方向垂直的第三方向上延伸的垂直沟道部分;以及栅极绝缘图案,所述栅极绝缘图案位于所述字线与所述沟道图案之间。所述沟道图案的所述水平沟道部分可以被设置为平行于向所述第一方向和所述第二方向倾斜的第四方向。
  • 半导体存储器件
  • [发明专利]半导体存储器件-CN202210634014.3在审
  • 李基硕;金根楠;金熙中;李元锡;赵珉熙 - 三星电子株式会社
  • 2022-06-06 - 2023-04-07 - H01L29/10
  • 可以提供一种半导体存储器件。所述半导体存储器件可以包括:位线;沟道图案,所述沟道图案位于所述位线上,所述沟道图案包括设置在所述位线上的水平沟道部分和从所述水平沟道部分垂直延伸的垂直沟道部分;字线,所述字线设置在所述沟道图案上以与所述位线交叉,所述字线包括设置在所述水平沟道部分上的水平部分和从所述水平部分垂直延伸以面对所述垂直沟道部分的垂直部分;以及栅极绝缘图案,所述栅极绝缘图案设置在所述沟道图案与所述字线之间。
  • 半导体存储器件
  • [发明专利]半导体存储器件-CN201710673839.5有效
  • 金恩靓;金熙中;金根楠;金大益;金奉秀;黄有商 - 三星电子株式会社
  • 2017-08-07 - 2022-12-20 - H01L27/108
  • 本公开提供了半导体存储器件。一种半导体存储器件包括:字线,在半导体基板中在第一方向上延伸;位线结构,在字线之上跨过并在交叉第一方向的第二方向上延伸;以及接触焊盘结构,在平面图中在字线之间且在位线结构之间。间隔物结构在位线结构与接触焊盘结构之间延伸。间隔物结构包括沿着位线结构的侧壁在第二方向上延伸的第一空气间隙以及围绕每个接触焊盘结构并且联接到第一空气间隙的第二空气间隙。
  • 半导体存储器件
  • [发明专利]半导体装置-CN202111208245.X在审
  • 金恩娥;金根楠;李基硕;崔祐荣;韩成熙 - 三星电子株式会社
  • 2021-10-18 - 2022-05-06 - H01L27/108
  • 一种半导体装置包括:衬底,其包括有源区域;在衬底上并排延伸的第一位线结构和第二位线结构;存储节点接触件,其在第一位线结构与第二位线结构之间电连接到有源区域;下着陆焊盘,其位于第一位线结构与第二位线结构之间并且位于存储节点接触件上;上着陆焊盘,其与第一位线结构接触并且电连接到下着陆焊盘;以及封盖绝缘层。与第一位线结构接触的上着陆焊盘的下表面包括水平分离距离从相邻的封盖绝缘层起在朝向衬底的方向上增大的部分,并且与下着陆焊盘接触的封盖绝缘层的下表面包括水平分离距离从相邻的上着陆焊盘起在朝向衬底的方向上增大的部分。
  • 半导体装置

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top