“H01L21/98”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果234个，建议您升级VIP下载更多相关专利

[发明专利]半导体结构及其形成方法-CN202010808523.4在审
发明人：薛迎飞;王喜龙 -专利权人：芯盟科技有限公司;浙江清华长三角研究院
申请日： 2020-08-12 - 公布日： 2020-11-13 - 主分类号： H01L21/98 文献下载
摘要：一种半导体结构及其形成方法，其中，方法包括：提供多个第一芯片，每个第一芯片具有相对的第一功能面和第一非功能面；提供载体晶圆，所述载体晶圆具有承载面；将多个所述第一芯片与载体晶圆固定，所述第一非功能面朝向承载面；提供第二晶圆；在将多个所述第一芯片与载体晶圆固定后，将所述第二晶圆与多个第一芯片键合，所述第一功能面朝向所述第二晶圆。从而，提高了半导体结构的性能和可靠性。
半导体结构及其形成方法

[发明专利]形成半导体结构的方法及封装件-CN201810765974.7有效
发明人：王博汉;胡毓祥;郭宏瑞;余振华 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-07-12 - 公布日： 2020-10-30 - 主分类号： H01L21/98 文献下载
摘要：一种形成半导体结构的方法包括将封装组件密封在密封材料中，其中，密封材料包括直接位于封装组件上方的一部分。图案化密封材料的该部分以形成露出封装组件中的导电部件的开口。再分布线延伸到开口中以接触导电部件。电连接件形成在导电部件上方并电连接至导电部件。本发明实施例还提供另一种形成半导体结构的方法和一种封装件。
形成半导体结构方法封装

[发明专利]叠层封装结构及其形成方法-CN201710191262.4有效
发明人：余振华;蔡柏豪;林俊成;郑礼辉 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-03-28 - 公布日： 2020-10-27 - 主分类号： H01L21/98 文献下载
摘要：本发明实施例提供的方法包括形成半导体器件，该半导体器件包括由模塑材料围绕的半导体管芯，其中，半导体器件的接触金属件具有暴露的边缘，将半导体器件置于具有内壁和外壁的托盘内，其中，该内壁位于半导体器件下面并且位于半导体器件的外边缘和半导体器件的凸块的外边缘之间，在半导体器件和托盘上沉积金属屏蔽层，其中，金属屏蔽层与接触金属件的暴露的边缘直接接触，然后将半导体器件与托盘分开。本发明的实施例还提供了叠层封装半导体器件。
封装结构及其形成方法

[发明专利]一种芯片贴装方式-CN202010590383.8在审
发明人：冯光建 -专利权人：浙江集迈科微电子有限公司
申请日： 2020-06-24 - 公布日： 2020-10-23 - 主分类号： H01L21/98 文献下载
摘要：本发明实施例公开了一种芯片贴装方式，包括以下步骤：A，把晶圆放置在加热板上，加热板中间加热装置对晶圆进行局部加热；B，把芯片贴在晶圆加热位置，使芯片焊接在晶圆上，移动晶圆，加热第二个焊接位置；C，对第一个焊接位置改变加热条件，使之冷却，芯片达到多温度回流焊接。本发明通过对载板表面局部位置设置红外加热器，对载板局部区域的加热和快速冷却，实现芯片在该位置的局部回流，避免了整个载板同时加热导致的芯片热处理工艺差异问题，同时也可以实现芯片的原位贴装，避免了芯片的偏移问题。
一种芯片方式

[发明专利]补偿接合的半导体晶片未对准的方法-CN202010074932.6在审
发明人：祐川光成 -专利权人：美光科技公司
申请日： 2020-01-22 - 公布日： 2020-09-15 - 主分类号： H01L21/98 文献下载
摘要：本申请涉及补偿接合的半导体晶片未对准的方法。一些实施例包含第一半导体晶片和第二半导体晶片彼此接合的方法。所述第一半导体晶片包含存储器单元阵列，并且所述第二半导体晶片包含用于存取所述存储器单元阵列的电路。在所述接合之后，形成与所述第一半导体晶片相关联的触点。所述触点用于所述第一半导体晶片与所述第二半导体晶片之间的电连接。所述触点与参考位置连接，其中所述触点中的每一个与所述参考位置中相关联的一个连接。所述触点中的每一个从所述参考位置中其相关联的一个偏移，以吸收所述第一半导体晶片与所述第二半导体晶片之间的接合对准误差。
补偿接合半导体晶片对准方法

[发明专利]混合接合半导体晶片的3DIC结构与方法-CN201710173055.6有效
发明人：陈如曦;何承颖;庄俊杰;陈升照;周世培;沈卉纹;杨敦年;王俊智;洪丰基;丁世汎 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-03-22 - 公布日： 2020-08-28 - 主分类号： H01L21/98 文献下载
摘要：本发明实施例提供一种混合接合半导体晶片(wafer)的3DIC结构与方法。改进形成3DIC装置的半导体晶片的混合接合产率的方法包含第一与第二晶片具有在BEOL处理中沉积且图案化的虚设金属与主要金属。虚设金属图案的金属占据任何给定的虚设金属图案区域的表面积约40％至约90％。高虚设金属表面覆盖结合使用插槽传导垫，允许晶片表面的改进的平面化用于混合接合。平面化的晶片具有最小的外形差异，对应于小于约的阶梯高度差异。平面化的第一与第二晶片对准，而后施加热与压力而混合接合；电介质至电介质，RDL至RDL。也可使用光刻控制实现约0.5mm至约1.5mm的WEE，以促进晶片边缘处的外形均匀性。用于混合接合的晶片的改进平面性造成所形成的3DIC装置的改进接合均匀性。
混合接合半导体晶片 dic 结构方法

[发明专利]晶圆堆叠制作方法-CN201610599703.X有效
发明人：陈彧 -专利权人：中芯国际集成电路制造（天津）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2016-07-22 - 公布日： 2020-07-28 - 主分类号： H01L21/98 文献下载
摘要：本发明揭示了一种晶圆堆叠制作方法，包括：提供一器件晶圆；将所述器件晶圆的正面与一第一承载基底贴合；在所述第一承载基底的支撑下，对所述器件晶圆的背面进行减薄；将减薄后的所述器件晶圆从所述第一承载基底上转移到一第二承载基底上，所述第一承载基底的热传导率大于所述第二承载基底的热传导率；在所述第二承载基底的支撑下，在所述器件晶圆的背面堆叠器件结构。本发明提供的晶圆堆叠制作方法，对所述器件晶圆的背面进行减薄，可以在减薄时产生的热量通过热传导率大的所述第一承载基底传导出去，在所述器件晶圆的背面堆叠器件结构，所述第二承载基底的热传导率小，不会将热量传导给堆叠器件结构，避免芯片之间的填充物受热软化。
堆叠制作方法

[发明专利]一种改善COB LED显示屏色块的方法-CN202010244387.0在审
发明人：龚文;杜典文 -专利权人：苏州晶台光电有限公司
申请日： 2020-03-31 - 公布日： 2020-07-10 - 主分类号： H01L21/98 文献下载
摘要：本发明涉及COB LED封装领域，特别是涉及一种改善COB LED显示屏色块的方法，包括COB基板、一组承载LED芯片的蓝膜、随机分布的二维坐标文件、能读取二维坐标文件的固晶机；COB基板正面有呈阵列排布的焊盘，用于安装LED芯片，该阵列为m行n列，其中m、n为非零自然数；固晶机先读取随机分布的二维坐标文件，然后捉取蓝膜上的LED芯片，之后固晶机按照二维坐标文件上的二维坐标对应的在COB基板上的焊盘固定LED芯片。本发明通过在固晶阶段，同时使用多张芯片蓝膜，利用随机固晶的方式，来取代普通LED的分光制程，提高COB LED的发光一致性，达到消除色块问题的目的。
一种改善 cob led 显示屏方法

[发明专利]封装件结构及其形成方法-CN201711105990.5有效
发明人：余振华;胡宪斌;林俊成;卢思维;候上勇;魏文信;施应庆;吴集锡 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-11-10 - 公布日： 2020-07-03 - 主分类号： H01L21/98 文献下载
摘要：一个实施例是一种方法，所述方法包括：使用第一电连接器将第一管芯附接到第一组件的第一侧，使用第二电连接器将第二管芯的第一侧附接到第一组件的第一侧，将伪管芯附接到第一组件的划线区域中的第一组件的第一侧，将覆盖结构粘附到第二管芯的第二侧，并且分割第一组件和伪管芯以形成封装件结构。本发明的实施例还涉及封装件结构及其形成方法。
封装结构及其形成方法

[发明专利]用于多晶圆堆叠和切割的方法-CN202080000179.4在审
发明人：何家兰 -专利权人：长江存储科技有限责任公司
申请日： 2020-01-07 - 公布日： 2020-06-02 - 主分类号： H01L21/98 文献下载
摘要：一种方法包括：提供包括载体晶圆和第一设备晶圆的结构，粘附层在载体晶圆和第一设备晶圆之间；以及在结构中形成多个第一消融结构，多个第一消融结构中的每一者穿过第一设备晶圆、粘附层和载体晶圆的一部分延伸。多个第一消融结构中的每一者具有在载体晶圆内部的具有不大于载体晶圆的厚度的一半的深度的一部分。第一设备晶圆包括多个第一裸片，每对相邻的第一裸片由多个第一消融结构中的一者分离。多个第一消融结构通过激光切槽或机械锯切而形成。
用于多晶堆叠切割方法

[发明专利]半导体结构及其形成方法-CN201810342513.9有效
发明人：刘孟彬;罗海龙 -专利权人：中芯集成电路（宁波）有限公司
申请日： 2018-04-17 - 公布日： 2020-05-19 - 主分类号： H01L21/98 文献下载
摘要：一种半导体结构及其形成方法，方法包括：提供器件晶圆，器件晶圆的正面或背面通过芯片连接层粘贴有待集成芯片；刻蚀器件晶圆背向待集成芯片一侧的表面，在器件晶圆内形成露出芯片连接层的顶部开口；在顶部开口侧壁上形成补偿层；以补偿层为掩膜刻蚀顶部开口露出的芯片连接层，在芯片连接层内形成露出待集成芯片且与顶部开口相贯通的底部开口；去除补偿层。本发明通过补偿层占据顶部开口的一部分空间，以补偿层为掩膜刻蚀顶部开口露出的芯片连接层时，由于补偿层提供了刻蚀余量，底部开口可以小于或等于顶部开口的尺寸，因此导电层较容易填充至顶部开口和底部开口中，从而改善导电层对半导体器件之间的电性连接性能，进而优化半导体器件的性能。
半导体结构及其形成方法

[发明专利]弧形曲面PCB基板共形组装SIP器件的工艺方法-CN201810372531.1有效
发明人：吴军;周波 -专利权人：西南电子技术研究所（中国电子科技集团公司第十研究所）
申请日： 2018-04-24 - 公布日： 2020-05-08 - 主分类号： H01L21/98 文献下载
摘要：本发明公开的一种弧形曲面PCB基板共形组装SIP器件的工艺方法，旨在提供一种能够降低印刷线路板复杂度，缩短开发周期，提高系统集成度的工艺方法。本发明通过下述方法予以实现：在同一个封装基板上，将芯片以二维模式封装在一个封装体内；用柱状或微簧形式引脚作为SIP器件与外部弧形曲面PCB基板的互联引脚，制作出与弧形曲面PCB基板外形匹配的柱状或微簧形式引脚；然后通过引脚放置工装，将柱状或微簧形式引脚按阵列形式放置于SIP器件焊盘上，经焊接后固定并通过同轴检测；再将植入柱状或微簧形式引脚的SIP器件，贴装于弧形曲面PCB基板上；最后经再流焊接完成弧形曲面PCB基板与SIP器件的共形组装。
弧形曲面 pcb 基板共形组装 sip 器件工艺方法

[发明专利]一种双芯片结构及其制造方法-CN201911420294.2在审
发明人：高晓琛;李秀芳 -专利权人：淄博职业学院
申请日： 2019-12-31 - 公布日： 2020-05-05 - 主分类号： H01L21/98 文献下载
摘要：本发明提供了一种双芯片结构及其制造方法，本发明的双芯片结构利用背面的凹凸结构，即多个盲孔和多个凸柱进行有效的散热和对准，同时能够实现背面减薄的目的，两芯片的背面可以错位接合在一起，减小封装体的厚度；此外，本发明的双芯片可以利用部分凸块进行电连接，且该种电连接无需在塑封层或树脂层中形成互联上下再分布层的通孔结构，传递信号路径更短。
一种芯片结构及其制造方法

[发明专利]倒装芯片封装方法-CN201911292355.1在审
发明人：林建涛;刘浩;喻志刚 -专利权人：东莞记忆存储科技有限公司
申请日： 2019-12-16 - 公布日： 2020-04-24 - 主分类号： H01L21/98 文献下载
摘要：本发明公开了一种倒装芯片封装方法，该方法包括：将倒装芯片以及表面贴装器件贴装于封装基板表面；对所述倒装芯片的底部进行底部填胶以防止短路；对所述表面贴装器件进行整体填胶以防止短路；通过使用含金属成份或合金成分的导电树脂胶将所述倒装芯片、表面贴装器件以及封装基板进行整体封胶。本发明通过改变封胶的胶体材质，将传统非导电树脂黑胶更换成含有金属或合金成份的导电树脂胶，从而去除EMI电磁屏蔽金属溅镀工艺步骤，实现了无需EMI金属溅镀工艺同样可以实现屏蔽接地功能，达到了降低成本投入的效果。此外，通过该工艺封装后的芯片厚度更薄、无需贴装散热元件尺寸更小，达到了减少封装尺寸的效果。
倒装芯片封装方法

[发明专利]半导体装置的制造方法-CN201910661160.3在审
发明人：甲斐健志;丸山力宏 -专利权人：富士电机株式会社
申请日： 2019-07-22 - 公布日： 2020-03-31 - 主分类号： H01L21/98 文献下载
摘要：本发明提供一种半导体装置的制造方法，能够将多个不同的部件适当地接合在导电板上。准备在正面设定有第一配置区域、以及位于高度与第一配置区域不同的位置的第二配置区域的导电板。接着，在第一配置区域涂敷第一接合材料，在第二配置区域涂敷与第一接合材料不同的第二接合材料。接着，能够经由第一接合材料将第一部件接合在第一配置区域，并经由第二接合材料将第二部件接合在第二配置区域。在该情况下，在导电板，设定在正面的第一配置区域与第二配置区域的高度不同。因此，通过例如利用孔版印刷来灵活使用掩模，从而能够在第一配置区域和第二配置区域分别涂敷适用于第一部件和第二部件的不同的第一接合材料和第二接合材料。
半导体装置制造方法