“H01L21/98”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易_钻瓜专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果234个，建议您升级VIP下载更多相关专利

[发明专利]多芯片集成电路-CN201080065118.2有效
发明人：阿利弗·瑞曼;帆特桑·穆拉立 -专利权人：吉林克斯公司
申请日： 2010-10-15 - 公布日： 2012-12-05 - 主分类号： H01L21/98 文献下载
摘要：一种复合集成电路(IC，100)在重建晶圆底座上结合具有第一晶上互连结构(114)的第一IC晶粒(芯片，102)与具有第二晶上互连结构(115)的第二IC晶粒(104)。第二IC晶粒是以氧化物对氧化物边缘接合(110)而被边缘接合到第一IC晶粒。芯片对芯片互连结构(118)电气耦合第一IC晶粒与第二IC晶粒。制造所述种复合集成电路的方法亦被描述于此。
芯片集成电路

[发明专利]减少3D封装集成电路的裸片到裸片接合期间的静电放电损坏的易感性-CN201180013894.2有效
发明人：布雷恩·马修·亨德森;阿尔温德·钱德拉舍卡朗 -专利权人：高通股份有限公司
申请日： 2011-02-23 - 公布日： 2012-11-21 - 主分类号： H01L21/98 文献下载
摘要：减轻当制造3D集成电路封装时的静电放电损坏，其中在一个实施例中，当将第二层裸片放置为与第一层裸片接触时，在所述第二层裸片和第一层裸片上的其它信号导电凸块和电力导电凸块形成电接触之前，在所述第二层裸片的周边附近的电耦合到所述第二层裸片的衬底的导电凸块与所述第一层裸片上的电耦合到第一层裸片的衬底的对应导电凸块形成接触。
减少封装集成电路裸片到裸片接合期间静电放电损坏感性

[发明专利]具有芯片外控制器的存储器装置及其制造方法-CN201110119512.6有效
发明人：陈士弘;吕函庭;谢光宇 -专利权人：旺宏电子股份有限公司
申请日： 2011-05-06 - 公布日： 2012-11-07 - 主分类号： H01L21/98 文献下载
摘要：本发明公开了一种集成电路存储器装置及其制造方法，适用于低成本的工艺，该装置包括一存储器电路以及一外围电路。装置的存储器电路以及外围电路是实现于叠层结构的不同层。存储器电路层以及外围电路层包括互补的互连表面，通过存储器电路以及外围电路彼此互补的互连表面的匹配，可以建立电性互连。存储器电路层以及外围电路层可以在不同的生产线上，使用不同的工艺方式，分别地形成于不同的衬底上。如此的制造方式，使得存储器电路层以及外围电路层得以分别使用独立的工艺设备技术来制造，一种工艺技术用于存储器阵列的制造，另一种工艺技术则用于外围电路的制造。这些独立的电路可接着被叠层并接合在一起。
具有芯片控制器存储器装置及其制造方法

[发明专利]具有半导体部件的层叠装置的组件-CN201210104893.5无效
发明人： J·维蒂 -专利权人：意法半导体(格勒诺布尔2)公司
申请日： 2012-04-06 - 公布日： 2012-10-17 - 主分类号： H01L21/98 文献下载
摘要：本公开涉及一种具有半导体部件的层叠装置的组件，还涉及一种用于形成组件的方法，所述组件包括层叠在彼此之上的、具有半导体部件的第一装置和第二装置，所述半导体部件包括相对的导电球，所述方法包括步骤：a)在所述第一装置上形成至少一个树脂图形，所述树脂图形具有框架或者框架的一部分的形状，所述树脂图形以小于或者等于球的直径的一半的非零距离靠近至少一些所述导电球，并且所述树脂图形的高度大于球的高度；以及b)通过使用所述至少一个图形将所述第二装置的球引导朝向所述第一装置的对应的球，将所述第二装置键合至所述第一装置。
具有半导体部件层叠装置组件

[发明专利]键合半导体结构及其形成方法-CN201180008351.1有效
发明人： M·萨达卡;R·艾奥努特 -专利权人：索泰克公司
申请日： 2011-01-26 - 公布日： 2012-10-17 - 主分类号： H01L21/98 文献下载
摘要：本发明的实施方式包括用于制造半导体结构且尤其用于改善包括经处理的半导体结构和半导体结构的键合半导体结构的平整度的方法和结构。
半导体结构及其形成方法

[发明专利]一种集成电路板制作工艺-CN201210146944.0无效
发明人：刘惠民;彭勇强 -专利权人：奈电软性科技电子（珠海）有限公司
申请日： 2012-05-14 - 公布日： 2012-10-03 - 主分类号： H01L21/98 文献下载
摘要：本发明公开了一种集成电路板制作工艺，包括以下工序：IC进料、表面贴装、冲切、一体测试、出货，一体测试包括依次进行的IC烧录和IC开短路测试，由自带烧录程序和开短路测试程序的计算机一体测试程序控制，把计算机中的烧录文件烧录进经冲切后FPC板上的IC芯片后，对IC芯片进行开短路测试。本发明在集成电路板的制作中采用一体测试的工艺流程，使IC烧录和开短路测试在同一工序中连续依次进行，减少IC单体烧录的生产流程，优化了生产流程，从而提高效率，减少人力资源的浪费。
一种集成电路板制作工艺

[发明专利]用于嵌入一个或多个电子构件的封装的制造方法-CN201210020793.4有效
发明人：托马斯·梅尔克;斯特凡·科赫;崔俊允 -专利权人：索尼公司
申请日： 2012-01-18 - 公布日： 2012-07-25 - 主分类号： H01L21/98 文献下载
摘要：本发明涉及用于嵌入一个或多个电子构件的封装的制造方法，与在mm-波和THz频率下工作的集成电子系统领域相关。提出了单体多芯片封装、用于这封装的载体结构以及用于制造该封装和该载体结构的方法，以获得完全屏蔽mm-波/THz系统的不同功能的封装。通过对光敏单体进行聚合反应来将该封装倾注到合适的位置。它在MMIC(单体微波集成电路)周围和上方逐渐生长以与MMIC接触，但是却使该芯片的高频区域凹入。所提出的方法会导致彻底屏蔽电磁的功能性块。根据系统需求，可以结合并串联这些单元。
用于嵌入一个电子构件封装制造方法

[发明专利]用于对光电器件的构造阵列构件进行对准的激光锻造技术-CN201110438916.1有效
发明人：劳伦斯·R·麦克洛克 -专利权人：安华高科技光纤IP(新加坡)私人有限公司
申请日： 2011-12-20 - 公布日： 2012-07-18 - 主分类号： H01L21/98 文献下载
摘要：本发明提供了用于对光电器件的构造阵列构件进行对准的激光锻造技术。并行收发器包括切片的构造阵列。构造阵列包括整数个管芯，每个管芯上都具有布置在其上的整数个光电器件。形成构造阵列的每个管芯被安装到固定到第一引线框架上的各个突片。每个突片包括桥区域和第二安装区域。每个管芯安装到相应的突片的各自的安装区域。在必要时，执行激光锻造技术，由此在桥区域中沿着轴线施加激光产生的能量，以沿着相对于轴线的一个以上的方向调整安装到突片上的关心上的光电器件的位置。
用于光电器件构造阵列构件进行对准激光锻造技术

[发明专利]在晶片上接合芯片的方法-CN201080041417.2有效
发明人： M.温普林格 -专利权人： EV集团E·索尔纳有限责任公司
申请日： 2010-09-03 - 公布日： 2012-05-30 - 主分类号： H01L21/98 文献下载
摘要：用于将多个芯片（3）接合到在前侧包含芯片（3’）的基础晶片（1）上的方法，其中在基础晶片（1）的背侧以至少一个层堆叠芯片（3），并且在垂直相邻的芯片（3，3’）之间建立导电连接（7），所述方法具有以下的步骤：a）将基础晶片（1）的前侧（2）固定在载体(5)上，b）将至少一层芯片（3）放置在基础晶片（1）的背侧（6）上的定义位置中，和c）在与载体(5)固定的基础晶片（1）上热处理芯片（3，3’），其特征在于，在步骤c）之前，将基础晶片（1）的芯片（3’）至少部分地分隔成基础晶片（1）的分离的芯片堆叠片段（1c）。
晶片接合芯片方法

[发明专利]用于不同半导体裸片和/或晶片的半导体晶片到晶片结合-CN201080037505.5有效
发明人：阿尔温德·钱德拉舍卡朗;布雷恩·M·亨德森 -专利权人：高通股份有限公司
申请日： 2010-08-26 - 公布日： 2012-05-30 - 主分类号： H01L21/98 文献下载
摘要：一种用于经重构晶片与第二晶片的晶片到晶片堆叠的半导体制造工艺产生堆叠式(3D)IC。所述经重构晶片包括裸片、裸片互连和模制化合物。当堆叠时，所述经重构晶片的所述裸片互连对应于所述第二晶片上的裸片互连。晶片到晶片堆叠改进了所述制造工艺的产量。所述经重构晶片可包括与所述第二晶片中的裸片大小不同的裸片。并且，可从具有与所述第二晶片不同的大小的晶片单一化所述经重构晶片的所述裸片。因此，此晶片到晶片制造工艺可组合不同大小的裸片和/或晶片。
用于不同半导体晶片结合

[发明专利]系统级封装-CN201080032884.9有效
发明人：林茂雄;李进源 -专利权人：米辑电子股份有限公司
申请日： 2010-07-22 - 公布日： 2012-05-23 - 主分类号： H01L21/98 文献下载
摘要：本发明描述系统级封装或多芯片模块，其可包含在载体上方的多层芯片与多层虚拟衬底、未完全地或完全地穿过所述多层芯片且完全地穿过所述多层虚拟衬底的多个穿透通孔、在所述穿透通孔中的多个金属插塞，以及在所述多层芯片之间的连接到所述金属插塞的多个金属互连件。所述多层芯片可通过所述金属插塞和所述金属互连件互相连接，或连接到外部电路或结构，例如母板、球栅格阵列BGA衬底、印刷电路板、金属衬底、玻璃衬底或陶瓷衬底。
系统封装

[发明专利]半导体封装件及其制造方法-CN201110306691.4有效
发明人：李泽勋;金沅槿;张东铉;宋昊建;任成晙 -专利权人：三星电子株式会社
申请日： 2011-10-08 - 公布日： 2012-05-09 - 主分类号： H01L21/98 文献下载
摘要：本发明提供一种半导体封装件及其制造方法。一种形成具有大容量和减小或最小化的体积的半导体封装件的方法包括以下步骤：利用粘结层将半导体基底附接在支撑基底上，其中，半导体基底包括多个第一半导体芯片和芯片切割区域；在多个第一半导体芯片中的第一个和第二个之间形成具有第一切口宽度的第一切割凹槽，从而将半导体基底分成多个第一半导体芯片；将分别与第一半导体芯片对应的多个第二半导体芯片附接到多个第一半导体芯片；形成模塑层以填充第一切割凹槽；在模塑层中形成具有比第一切口宽度小的第二切口宽度的第二切割凹槽，以将模塑层分成覆盖多个第一半导体芯片中的一个和多个第二半导体芯片中的相应的一个的各个模塑层。
半导体封装及其制造方法

[发明专利]具有穿过结合垫延伸的通路的堆叠式微电子组件-CN201080020532.1无效
发明人：摩西·柯瑞曼;奥舍·阿夫西杨;贝勒卡西姆·哈巴;贾尔斯·汉普斯顿;德米特里·布尔什滕 -专利权人：德塞拉股份有限公司
申请日： 2010-03-12 - 公布日： 2012-04-18 - 主分类号： H01L21/98 文献下载
摘要：提供了一种包括第一和第二堆叠的微电子元件（101，102）的堆叠式微电子组件。第一和第二微电子元件中每个都可包括沿该微电子元件的表面（608）延伸的导体层（610）。第一和第二微电子元件中至少一个可包括从背面向正面延伸的凹陷（618），及从凹陷穿过结合垫（603）并与结合垫电连接的导电通路（605），导体层（610）与通路连接并沿微电子元件（101，102）的背面（608）向微电子元件的边缘（620）延伸。复数个引线（224）可从第一和第二微电子元件的导体层（610）延伸，且组件的复数个终端（616）可与引线电连接。
具有穿过结合延伸通路堆叠式微电子组件

[发明专利]构造电路的方法和电路-CN201110269152.8有效
发明人： T.皮尔克;J.布茨;A.弗兰克;F.哈格;H.韦伯;A.赫希斯特;S.克尼斯 -专利权人：罗伯特·博世有限公司
申请日： 2011-09-13 - 公布日： 2012-04-04 - 主分类号： H01L21/98 文献下载
摘要：本发明涉及构造电路的方法和电路。建议了一种用于构造具有至少一个半导体芯片（130）的电路的方法，所述至少一个半导体芯片（130）被注入有浇注材料（140）。该方法包括施加产生电流的层装置（370）的步骤，用于在具有所述至少一个半导体芯片（130）的电路的元件上构造电化学元件。
构造电路方法

[发明专利]装配有配线插入槽的芯片元件的制造方法-CN201110266488.9有效
发明人： J.布伦;R.塔勒弗 -专利权人：原子能和代替能源委员会
申请日： 2011-09-09 - 公布日： 2012-04-04 - 主分类号： H01L21/98 文献下载
摘要：本发明涉及一种装配有配线插入槽的芯片元件的制造方法。该方法包括以下步骤：在互连基板(22)上设置导电路(26)，该导电路(26)布置为将芯片(20)的有源表面的接触区域连接到与槽的第一壁对应的区域；在与槽的第一壁对应的区域处，通过电沉积在导电路上生长接触凸块(16)；将芯片(20)经由其有源表面组装到基板上，以使得芯片的侧壁形成槽的底部；经由芯片的与基板平行的背表面加工芯片，并同时测量芯片的该背表面与接触凸块之间的距离；当测量距离到达所要求的值时停止加工；以及通过接合将板(24)组装到芯片的背表面，以形成槽的第二壁。
装配有配线插入芯片元件制造方法

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top